黄玉章-AD-达芬奇作业

柠檬CC · 发表于 2023-8-30 16:41:35

1、差分线对内等长误差不超5mil

2、电感所有层底下不铺铜
3、BGA理顺出线，孔与孔要对齐（没做好）
4、SDRAM对内等长不超200mil
5、485走差分线形式
6、思路要理清如何走线，先从复杂线路多的地方下手

凡亿伍老师 · 发表于 2023-9-6 11:44:29

本帖最后由凡亿伍老师于 2023-9-6 11:46 编辑

1.电源输入过孔应该打到最后一个器件的后面。

2.SDRAM数据线注意保持3w间距

[作业已审核] 黄玉章-AD-达芬奇作业