|
|
混合键合技术基础与面临挑战* k3 {, ]! k% Y
混合键合技术在先进半导体封装领域发挥重要作用，通过精密的多步骤工艺实现高密度互连。这项技术首先将芯片放置在基板上，在室温条件下形成范德华力介电层-介电层键合，随后通过后键合退火工艺将这些初始的弱键合转化为坚固的共价键连接。在热处理过程中，嵌入的铜材料在键合界面间扩散，建立起器件间的电气连通性。4 R! X. U S, W; z( M
mczpetos2d36401742343.png
! x( O1 z( i) W+ }! i! r3 {! {
. B3 W1 `8 |- c" i+ f4 y" c芯片到晶圆（D2W）混合键合工艺中的主要挑战集中在水分渗透现象上，这种现象可能严重影响键合完整性。与晶圆到晶圆键合相比，D2W工艺会将更多芯片边界暴露在湿法工艺环境中，并涉及更长的等待时间。在高带宽存储器多层堆叠键合或批量退火工艺中收集晶圆时，这种暴露变得特别严重。当水分在共价键形成前渗透到键合界面时，会与铜键合焊盘发生反应，形成氧化铜，导致电气故障和接触电阻增加[1]。
2 c; s, F7 {; `
qwqsp0ximlj6401742443.png
5 v+ ?7 Q8 A6 G J图1：测试载体示意图，器件芯片混合键合到基板上，可直接在基板晶圆的探针焊盘上进行电气测试。
) X% V& L4 Z: c, `6 n/ M
' v/ Y3 n' S$ [0 W$ T( \. p; ?12 D$ E- {/ k3 \! t" y" m" E
材料与工艺开发框架% N" w7 h; S, h% o$ n% y1 l! s6 y+ i. f( s
实验方法采用在300毫米硅晶圆上制作的精心设计的测试载体，包含复杂的双金属层结构。每个金属层在二氧化硅介电层内采用大马士革铜金属化工艺，为可靠的电气互连奠定基础。器件和基板晶圆采用相同的圆形键合焊盘几何形状，间距为10微米，但在关键尺寸上有所不同以优化键合性能。器件晶圆的再分布层和键合焊盘层分别采用4微米和3微米的关键尺寸，而基板晶圆采用更大的6微米和5微米尺寸以确保适当的对准容差。
, T. _9 O' h B. U- p7 H. U6 }
tyqsu4lfljj6401742543.png
) ~/ X7 @: ]5 q Q
图2：采用TiN牺牲层的等离子体切割示意图，随后进行背面研磨工艺以制备用于键合的薄芯片。* l. O/ Z# }5 ~4 W
) J0 c; H+ T/ D& m, {, O
完整的D2W混合键合Assembly工艺遵循精心控制的序列，旨在保持表面活化并防止污染。该工艺从器件晶圆的等离子体切割开始，将晶圆分离成单个芯片，然后对芯片和基板晶圆进行等离子体活化和去离子水润湿。实际键合在室温下的严格控制大气条件下进行，在键合表面保持活化状态的情况下，在4小时关键时间窗口内实施后键合增强工艺。工艺最后在350°C温度下进行5小时高温退火，完成共价键形成和铜互扩散。: W5 @/ y& F) Z" V, _
llvoxt4smp36401742643.png
9 @* @& @9 K I7 _' ^图3：D2W混合键合Assembly工艺示意图。$ X: P: \. M$ n$ R
- X$ g) H1 t' ]7 j9 E" g5 R; A* ^2
: _8 j1 w0 |( C+ S$ ~0 S2 a等离子体切割技术创新提升良率5 K N8 x" \+ f* `' o- i( u) @
等离子体切割在薄D2W混合键合应用中发挥核心技术作用，在精度、清洁度和结构完整性方面相比传统机械切割方法具有显著优势。通过物理气相沉积技术沉积200埃厚度的氮化钛牺牲层，为等离子体蚀刻工艺中的键合表面提供必要保护。这种保护方法采用20微米光刻关键尺寸和70微米干法蚀刻深度，随后通过背面研磨达到最终的50微米芯片厚度。
# K {' R; ?! I
hdwcfocjcsb6401742743.png
- b0 o! D2 c( b6 G h& W6 [+ ` ?
图4：等离子体切割与机械切割的缺陷比较及对后键合共焦扫描声学显微镜（CSAM）的影响。' L8 l9 h6 i6 w. c J+ M8 ^2 K
1 i/ ^5 q9 p/ j7 b# l# o( J% q牺牲氮化钛层除了表面保护外还具有多种关键功能。没有这种保护层时，介电表面粗糙度会增加超过0.5纳米，由于表面接触不充分导致键合失败。此外，飞行时间二次离子质谱分析显示，未经氮化钛保护处理的表面表现出较高的氟污染水平，表明等离子体诱导的表面损伤会影响键合质量。
& X y: W; |, y/ i; i
ctwkdpu2m426401742843.png
/ P# L) f" y* U& i7 d
图5：后键合退火后的CSAM图像。晶圆上半部分：无TiN保护。晶圆下半部分：有TiN保护。
2 x+ B7 h8 G2 Y3 y$ Y# k C7 U9 B0 f0 y ^$ d# K, U
wozorlwcyzr6401742943.png
' r* r, r' n& l& w* \# V图6：TOF-SIMS检测键合介电层上的F-离子。; g: u4 D2 ]. X2 P- _
2 f$ g8 M% Y9 ?1 i通过优化物理气相沉积氮化钛沉积厚度并精细调节等离子体蚀刻和氮化钛湿法蚀刻工艺，能够将等离子体切割模块造成的铜焊盘凹陷差异控制在2纳米以内。这确保键合前铜凹陷的总体规格限制保持在5纳米以下，从而确保不会影响后续的后键合退火温度。
^$ b7 p/ y6 [, I0 J) l+ D
9 C. A+ [6 _5 O* @3. I3 ]" F& C. u1 c8 ` y! p
薄芯片应用的后键合增强技术# q. ^/ V+ L8 C2 M
薄芯片应用在机械应力和翘曲方面面临独特挑战，需要专门的缓解策略。50微米厚度的芯片相比标准310微米厚度芯片表现出显著更高的翘曲度，导致明显的边缘分层，影响电气连通性和长期可靠性。% F2 w9 p6 Y& d/ `
biib0svd4pb6401743044.png
$ s8 K1 T. s, v. A- ]: ?) B
图7：芯片翘曲度测量。左侧：310微米厚芯片。右侧：50微米厚芯片。0 K$ j( b# ^( p W o5 h: d
% s2 ^% q' `" f- e0 I
后键合增强工艺通过在键合表面保持活化状态下、后键合退火前的精确时机机械处理来解决薄芯片分层问题。这种干预证明非常有效，将电气测试良率从没有增强处理的约25%提升到超过90%，与标准厚度芯片达到的性能相匹配。
; w7 q: H1 i5 q9 ~( H
ngrxm5nvf216401743144.png
~; v; k: L% p: D, b
图8：50微米厚芯片到晶圆混合键合的CSAM图像。左侧：采用后键合增强。右侧：未采用后键合增强。
- h9 k" d0 n5 s& H# X2 F
6 p$ Z0 s" h0 `( F* L# T3 s
e3kxgkibog26401743244.png
3 i& _. Z0 i% B. i0 E% H# G8 j, `图9：10,000条菊花链电气连通性测试结果的累积分布图，包括厚芯片和薄芯片不同处理的对比。
& m6 f6 n% B; h2 v, s
0 s: W8 ?2 ^6 m+ P. L4, ~$ j% W" s. ]' \2 j
可靠性验证与性能评估
- \+ |0 M m* ~: Z" h/ ~综合可靠性测试通过严格的老化协议验证了集成等离子体切割和后键合增强方法的有效性。测试结构经历了1级和3级湿度敏感性测试条件，以及在-40°C到125°C之间延展到1000次循环的热循环测试。芯片边缘的开尔文接触电阻测量在这些应力条件下作为水分渗透和界面退化的敏感指标。
u3 x& r. f$ l
zboxghpjf3v6401743344.png
6 L! [5 Z# z! P( \& E Y2 h4 N
图10：可靠性应力测试后的开尔文电阻测量。9 v/ h3 m6 \# ]) Z
! U' F$ m% l! k- q9 I0 j
通过牺牲层保护的等离子体切割减少颗粒产生，结合后键合增强消除薄芯片引起的分层，在键合界面创造了稳固的"拉链锁"效应。这种集成方法成功防止水分渗透影响内部键合焊盘，为需要高密度互连和优异电气性能的先进封装应用提供了可靠的薄芯片集成解决方案。
3 o7 n1 N1 [) e; e
2 ?0 }' C( @% H参考文献+ f$ c5 S5 ^% @4 ~
[1] Chen, X. D., See, G. H., Lim, Y. W., Lianto, P., Suo, P., Andy, C. B. Y., Rath, S. K., & Zhao, X. (2025). Integration solution for thin D2W hybrid bonding for yield and reliability. In Proceedings of the 2025 IEEE 75th Electronic Components and Technology Conference (ECTC).
- _$ W. O Y+ |5 V' {! jEND) y) m3 z* A( S5 s" B3 Z1 g
软件试用申请欢迎光电子芯片研发人员申请试用PIC Studio,其中包含：代码绘版软件PhotoCAD，DRC软件pVerify，片上链路仿真软件pSim，光纤系统仿真软件pSim+等。更多新功能和新软件将于近期发布，敬请期待！/ K; |/ R3 v" C) U$ x# n% z
点击左下角"阅读原文"马上申请
+ b! I, U. ^, Z$ g& G
1 M0 D! k) [1 p* _! ?欢迎转载
6 m9 _* t* o9 j# l! f3 m( N; N3 e3 `! D
转载请注明出处，请勿修改内容和删除作者信息！
! \2 k- o- E# B1 R* B a
) T% R2 ^% I" `! V% O2 a1 x6 k
+ j# f' r& E# M) q O2 s( @
, ?4 n& j) f. x# t1 p0 s4 L
vuzdvxgtkg36401743444.gif
8 C. M; i: n3 x, {6 ]
& ?8 y6 F8 P b, [& T8 q+ c关注我们' f6 f% Y8 ^( I
5 [2 F* q3 Y7 d+ B' a, T+ f
: @+ L2 L- P; _! n
un0puck3y006401743544.png
+ b x# W. V6 M! E, b+ e |
, [9 C @4 p$ U7 l8 P
msrg55w1bfg6401743644.png
! M; }6 U) t0 @ |
+ A& ]' x+ c, W( y) [
ulk2jwcai4v6401743744.png
/ O* ~6 P) n6 h. G7 S: o9 }
|
d4 p/ T; v( O; ]8 O, k; d
4 E/ V, ` I+ X) v3 r; I: r: f E; ^0 f! g7 e1 n) p$ r$ C
1 S3 p! u( s: ~& E8 w
关于我们：. ~3 d0 a2 o: V' w: B/ B
深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。, B h x& a& ~& {) A! R6 p
8 }; A" f# U: y5 g5 B6 }) z
http://www.latitudeda.com/
1 S$ ?1 e4 d: l, b" |, ^（点击上方名片关注我们，发现更多精彩内容） |
|
电子产业一站式赋能平台
/1 
窥视卡
置顶卡
变色卡
