Allegro元器件叠加报DRC错误问题

问题咨询

    我在学习 allegro 2层IPTV网络电视主板pcb设计全程实战视频 的 2.2 PCB布局：PCB模块布局与优化 课程是
遇到电源部分的电感叠加在一起会报DRC错误，请问下这个问题怎么解决?谢谢！
& a9 H9 Q6 C8 L2 o2 t5 `* u- p
3 ~  y9 V1 U& l7 q2 d

cesc

这个错误是器件到器件的错误。可以忽略掉的

tiny丨Y

删除其中一个place bound

杭航行

66666666666666666666666666666666666666
  y. {6 T0 K% {8 i# {& y# H