走线不走心，迟早会返工

edadoc

作者 | 姜杰（一博科技高速先生团队队员）

! @8 _- O# O- \6 [5 ?

走线熙熙，汲汲交期；走线攘攘，亟亟归档。
" S* k3 h1 B: e* J# _项目伊始，高速先生的内心其实是抗拒的，因为实在看不出仿真的必要：目标信号是DDR3L，数据速率最高800Mbps，地址控制类信号走线拓扑为一拖二、T型拓扑。信号普通、速率寻常、拓扑简单。

3 r- {9 L; x9 n5 h
* A9 O/ F/ k' L' T2 G  n) {架不住客户的一再坚持，加上前期项目介入阶段，客户言辞闪烁，提供PCB文件时也不大爽快，似乎有难言之隐，高速先生渐生警觉——事情可能并没有想象的那么简单。客户最终还是提供了单板文件，不过一直强调是外协设计的。
1 u  e8 \( H  ~' G
' F, f+ Z' m% s( v% ?* q/ m打开板子仔细查看，却是险象环生，高速先生精神为之一振，心里大概有了谱。虽然有了预判，不过，对于如此不走寻常路的设计以前只是耳闻，今日一见，难免兴奋，实在想看看仿真结果与预期是否一致。

; o7 J+ L+ u' |  L考虑选择地址控制类信号作为仿真对象，之所以这么做除了因为该单板的此类信号布线激进，另一个原因是相对于绝大多数数据信号的点到点拓扑，地址控制类信号通常是一拖多，而且没有数据信号对应的片内端接来减小反射，因此出问题的概率相对较大。先看DDR3L地址控制类走线最长的信号波形（如下图）：高低电平分明，满足阈值要求，边沿单调，没有回沟，整体看来虽然有轻微的过冲和振铃，不是十分完美，也算比较正常。
7 y! P/ y+ X1 n: F8 p4 _) v+ k

难道就这样愉快的PASS了？不，还没到重点。因为通道整体仿真的结果会让你得出截然相反的结论！不信请看同组地址信号同时运行时黯然失色的眼图：仿佛熬夜之后勉强睁开的眼睛，布满血丝，感受到他的疲惫了吗？

7 P1 r1 `8 E4 W% e6 ]
不好意思，放错图了，应该是这张。
6 h( X: t6 |4 ^; H9 u

+ f2 n: o7 U0 r4 ~
* W, H/ x3 x1 S$ z单拎出来的信号质量没问题，同组信号一起运行却不给力，想必一直关注高速先生公众号的朋友已经想到了答案：串扰！是的，高速先生也这么想。尤其是在高速先生新近推出一期关于层间串扰的短视频之后，串扰问题更是引起了不少人的关注，详情请点击以下：

https://www.bilibili.com/video/BV13Q4y1N7yW

回到本期案例，继续抽丝剥茧。仔细观察DDR3L地址信号走线之间的间距就能发现端倪：线宽0.1mm，相邻走线air-gap也是0.1mm！而且还不是零散的个别现象，整个通道的地址控制类信号都是如此处理。
5 ~6 M; k: d, i3 g4 \) Y8 T

4 {7 v0 `" z9 a: K

当然了，以上关于串扰的推断还只是大胆的假设，下面就需要小心的求证。既然怀疑问题的症结在于串扰，那么对比不同程度的串扰对通道信号的影响最具有说服力。好在仿真的时候可以调整串扰系数，这样就不必等客户提供不同的PCB版本来逐一验证。提取参数时通过调整串扰系数，先将串扰降低为原版本的75%，由于振铃的减小，眼睛中的“血丝”开始减少，眼图如下：
& v) i; ^; f% @4 K& K% K3 L

6 n" M" b) f2 z- \+ q7 x" Q3 R6 T

9 J3 x- @- @4 J, Q( C* c9 c) o继续调整串扰系数，将串扰减小至原设计的50%，信号振铃进一步减小，眼图逐渐恢复正常。
, j+ j) C& P" Q$ G

1 n! A+ o* D9 h; v3 i5 O
直接将串扰减小到原设计的5%，整个眼图都变的精神抖擞，十分清爽。

2 A. d5 ]* Z+ M

, l, I% v6 |, v# d! @通过仿真反馈，客户最终还是把DDR3L的走线中心距调整至3W，线距调整后的通道仿真结果达到了预期的要求。
/ n; x1 W3 m! p( \1 _' U; n
! D# E; Q+ [/ Y- C( r$ z9 n

后来才了解到，初始版本PCB是客户的一个layout新手设计，初生牛犊不怕虎，加上交期的压力，走线约束设置出现偏差，于是就出现了这么一版试探信号底线的设计，相信经过这次返工的煎熬，串扰对这名Layout攻城狮而言不会再是书本上苍白的理论。正所谓：走线熙熙，急赶交期；走线攘攘，串扰飙涨。只是，有多少走线可以重来，有多少单板经得起等待？

6 Y6 f, \7 l: F0 n' K9 Y$ Q