电子产业一站式赋能平台

PCB联盟网

搜索
查看: 3119|回复: 0
收起左侧

走线不走心,迟早会返工

[复制链接]

190

主题

432

帖子

3566

积分

四级会员

Rank: 4

积分
3566
发表于 2020-5-21 14:22:02 | 显示全部楼层 |阅读模式
作者 | 姜杰(一博科技高速先生团队队员)* L! c# Z: b2 H  r, A
- m6 w4 i: N$ ]0 }. X; ]0 b
走线熙熙,汲汲交期;走线攘攘,亟亟归档。; r! s# }( y6 D7 v( X: H
项目伊始,高速先生的内心其实是抗拒的,因为实在看不出仿真的必要:目标信号是DDR3L,数据速率最高800Mbps,地址控制类信号走线拓扑为一拖二、T型拓扑。信号普通、速率寻常、拓扑简单。
( q9 h: @* C6 c
" [' U7 ~; d# N# |, H

' c1 _0 j# F; A: M/ W架不住客户的一再坚持,加上前期项目介入阶段,客户言辞闪烁,提供PCB文件时也不大爽快,似乎有难言之隐,高速先生渐生警觉——事情可能并没有想象的那么简单。客户最终还是提供了单板文件,不过一直强调是外协设计的。
+ h- P9 p" c9 b& h6 Z6 f2 ]( K/ ?. G% ]
打开板子仔细查看,却是险象环生,高速先生精神为之一振,心里大概有了谱。虽然有了预判,不过,对于如此不走寻常路的设计以前只是耳闻,今日一见,难免兴奋,实在想看看仿真结果与预期是否一致。
0 B4 N. b1 @1 _4 @# g. g1 |4 Q( _. v7 Q# a
考虑选择地址控制类信号作为仿真对象,之所以这么做除了因为该单板的此类信号布线激进,另一个原因是相对于绝大多数数据信号的点到点拓扑,地址控制类信号通常是一拖多,而且没有数据信号对应的片内端接来减小反射,因此出问题的概率相对较大。先看DDR3L地址控制类走线最长的信号波形(如下图):高低电平分明,满足阈值要求,边沿单调,没有回沟,整体看来虽然有轻微的过冲和振铃,不是十分完美,也算比较正常。, i. H* Z1 t6 T
- `3 B" n$ d/ O3 n9 I% L% T

$ G- s, Z8 a6 Z  k难道就这样愉快的PASS了?不,还没到重点。因为通道整体仿真的结果会让你得出截然相反的结论!不信请看同组地址信号同时运行时黯然失色的眼图:仿佛熬夜之后勉强睁开的眼睛,布满血丝,感受到他的疲惫了吗?
" E% m  e5 k9 E. C& }& }
1 k7 k* `2 R/ n  w* J1 h; x4 i% Q% U! p, t
不好意思,放错图了,应该是这张。
' }: ]2 w$ z, v  z$ c) R
; c5 B3 N# T  P3 s6 A% S

) h- v4 M0 F1 J0 y* o% D单拎出来的信号质量没问题,同组信号一起运行却不给力,想必一直关注高速先生公众号的朋友已经想到了答案:串扰!是的,高速先生也这么想。尤其是在高速先生新近推出一期关于层间串扰的短视频之后,串扰问题更是引起了不少人的关注,详情请点击以下:; R5 w$ v. q. d; f/ L- j! |# w+ P1 v
' j; l2 H1 B( x+ w4 j) x
/ q) V$ Q: p7 Y1 ?; ^
  E" M! |; F4 j1 o+ n4 D
回到本期案例,继续抽丝剥茧。仔细观察DDR3L地址信号走线之间的间距就能发现端倪:线宽0.1mm,相邻走线air-gap也是0.1mm!而且还不是零散的个别现象,整个通道的地址控制类信号都是如此处理。) A3 Z- I( n* h* X/ d8 u0 E
8 a4 S0 v9 }! Y4 H9 _2 v0 P0 ^3 d  W
( v/ l1 y$ f# a: ]
6 U" K: o& F# C0 ]! s1 f
当然了,以上关于串扰的推断还只是大胆的假设,下面就需要小心的求证。既然怀疑问题的症结在于串扰,那么对比不同程度的串扰对通道信号的影响最具有说服力。好在仿真的时候可以调整串扰系数,这样就不必等客户提供不同的PCB版本来逐一验证。提取参数时通过调整串扰系数,先将串扰降低为原版本的75%,由于振铃的减小,眼睛中的“血丝”开始减少,眼图如下:
$ [. D' O7 E1 }8 d7 n1 Q

* l( a5 x8 m: U& k  A" c4 C! e3 w6 [

% D" G4 l# X$ P# a' c2 o! H; P+ E继续调整串扰系数,将串扰减小至原设计的50%,信号振铃进一步减小,眼图逐渐恢复正常。
, z3 @) ]0 c7 H6 {$ m, a

4 J; d0 c9 w  {: O; X6 G" b
6 Y. C: i1 E4 y# e
+ j& }5 P6 I# i, p, Y: u直接将串扰减小到原设计的5%,整个眼图都变的精神抖擞,十分清爽。
' f, V0 c+ P/ D5 b

  a% T6 i  c1 {: F& `$ d8 [* c0 o& G7 A2 E& t9 P8 o' d6 m% W9 O  q

" l3 N2 {2 L# I5 n通过仿真反馈,客户最终还是把DDR3L的走线中心距调整至3W,线距调整后的通道仿真结果达到了预期的要求。
5 U1 v$ y! E) {3 E4 q
. }1 A6 X+ f. a: P
后来才了解到,初始版本PCB是客户的一个layout新手设计,初生牛犊不怕虎,加上交期的压力,走线约束设置出现偏差,于是就出现了这么一版试探信号底线的设计,相信经过这次返工的煎熬,串扰对这名Layout攻城狮而言不会再是书本上苍白的理论。正所谓:走线熙熙,急赶交期;走线攘攘,串扰飙涨。只是,有多少走线可以重来,有多少单板经得起等待?
* x" l4 W9 r% z5 J- z& M
一博科技专注于高速PCB设计、PCB生产、SMT贴片、物料代购http://www.edadoc.com
回复

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关闭

站长推荐上一条 /1 下一条


联系客服 关注微信 下载APP 返回顶部 返回列表