Chiplet简介：为什么行业正在跨越单片集成设计

逍遥设计自动化 · 发表于昨天 08:01

引言

近年来，随着我们逐渐接近摩尔定律的物理极限，工程师和设计师开始探索替代方法，以继续提供更强大的计算解决方案。其中最有潜力的发展之一是Chiplet技术的采用。本文探讨Chiplet的概念、其日益增长的重要性及其如何重塑半导体行业格局[1]。
什么是Chiplet？

Chiplet代表了半导体设计理念的根本转变。传统方法是创建包含所有必要功能的单一大型单片芯片，而Chiplet则是小型模块化硅片，每个Chiplet包含特定功能或功能集。这些单独的Chiplet随后在封装内组合，创建更复杂的系统级封装(SiP)。

Chiplet之间的连接可以通过不同方式实现。在二维(2D)或二维半(2.5D)排列中，Chiplet并排放置在封装基板上。通过基板上的走线进行标准封装布线，或通过带有重分布层(RDL)或硅走线的中介层进行高级封装布线，实现互连。

fmrg2pdynam64012593636.png

图1：Chiplet到Chiplet布线示例，展示了模块化硅片之间的不同互连方法。

标准和高级封装技术的连接间距(连接点之间的距离)差异很大。标准封装连接的间距通常在100-150微米范围内，而高级封装能够实现更精细的25-55微米间距。这些范围之间的一些中间间距也是可能的，提供了设计灵活性。

除了2D排列外，Chiplet还可以堆叠成三维(3D)配置。在这些3D堆栈中，连接间距可能非常精细——理论上低至1微米，尽管在实际应用中目前5-25微米更为常见。3D堆栈中Chiplet的方向可能不同：可能面对面(F2F)配置，顶部金属层直接连接；也可能采用面对背(F2B)或背对背(B2B)方向排列。

ams2n1kadvm64012593736.png

图2：3D Chiplet连接示例，展示了面对面接口配置，顶部金属层之间直接连接。

3D连接实现了更精细的互连间距，从而降低了延迟和功耗。然而，这也带来了更复杂的挑战，包括电源分配、热管理和控制层间信号串扰。
为什么行业正在转向Chiplet

将集成电路设计分解为更小的模块化组件的概念已经存在一段时间，但最近几个因素汇聚在一起，使Chiplet成为先进半导体设计的主导趋势。

克服Reticle尺寸和良率挑战：Chiplet采用的主要动机之一与半导体制造的物理限制有关。Reticle——光刻中使用的光学设备——对单个硅晶片施加最大尺寸限制。随着对计算能力需求的增加，特别是人工智能和机器学习应用，设计需要的晶体管数量超过了Reticle限制内单个晶片能容纳的数量。Chiplet提供了一个解决方案，允许设计师将功能分散到封装内连接的多个较小晶片上。

即使在达到绝对Reticle限制之前，良率考虑也使Chiplet具有吸引力。随着芯片尺寸增加，缺陷概率也呈指数增长。例如，假设每个1平方毫米硅区域的缺陷几率为0.1%，那么10毫米×10毫米(100平方毫米)的芯片良率约为90.48%。当尺寸增加到20毫米×20毫米(400平方毫米)时，良率下降到约67%——意味着每制造三个晶片中就有一个含有缺陷且无法使用。

通过将设计分解为更小的Chiplet，制造商可以显着提高良率。如果一个Chiplet出现缺陷，只需丢弃该组件，而不必丢弃整个大型昂贵的晶片。这种方法减少了浪费，显着提高了制造经济性。

通过工艺节点选择优化成本：Chiplet采用的另一个令人信服的原因与晶体管成本有关。历史上，每个新工艺节点将每个晶体管的成本降低约31%，使整个设计迁移到新节点在经济上具有优势。

253mxnw5uis64012593837.png

图3：晶体管成本缩放图，显示新节点成本下降的历史趋势以及这一趋势的最近逆转。

然而，如图3所示，这一趋势在最新工艺节点中已经逆转，晶体管成本实际上在上升。这种经济转变意味着，当某些组件（如RF模拟电路）无法从先进节点提供的性能改进中受益时，将整个设计迁移到更新节点不再具有优势。

Chiplet允许设计师通过在不同工艺节点上实现不同功能来优化成本。性能关键组件如GPU可以使用尖端工艺，而其他功能可以保留在成熟、具有成本效益的节点上。

封装技术的进步：Chiplet设计的可行性因封装技术的最新进步而显着增强。以前，复杂的封装解决方案良率低、成本高，为Chiplet采用创造了障碍。如今的封装技术提供了改进的容量、更高的良率和更低的成本，使2.5D和3D先进封装选项对主流产品可行。

实现模块化和可扩展性：对专用硅解决方案的需求不断增加，特别是在AI应用中，在定制化和设计成本之间产生了矛盾。不同用例——从训练大型语言模型到数据挖掘再到图分析——在内存配置、连接性和处理能力方面需要不同的优化。

qsvfpjyugza64012593937.png

图4：硅设计日益昂贵且定制化，展示了芯片设计成本的上升以及对定制化的不断增长的需求。

Chiplet通过将设计分解为可混合搭配创建不同系统配置的模块化单元来解决这一挑战。单个Chiplet设计可以在多个系统级封装(SiP)产品中重复使用，分摊开发成本，同时实现快速扩展和更快上市时间。
性能、功耗和面积优化

传统单片设计需要大型团队同时处理芯片的所有方面。Chiplet方法允许专业团队专注于各自的专业领域，可能在不同地点和时间框架内工作。这种专业化使设计师能够在各自领域实施自己的"独特技术"，同时利用来自不断扩大的Chiplet供应商生态系统的组件。

结果是一个完整的系统级封装，具有更好的整体功耗、性能和面积(PPA)指标，比等效单片设计所需时间更短。
结论

向Chiplet设计的转变代表了半导体技术的根本性演变。随着对更强大计算解决方案的需求在所有领域继续增长——从人工智能和高性能计算到汽车应用和消费电子产品——Chiplet提供了一条务实的前进道路，解决了技术和经济挑战。

通过实现更好的良率、优化成本、更大的定制化和更快的上市时间，Chiplet正在定位为单片设计的强大替代方案，代表了半导体架构的发展方向。
参考来源

[1] M. Bhatnagar, "Introduction to Chiplets: Why the Industry is Moving Beyond Monolithic Designs," Cadence Design Systems, Apr. 11, 2025. [Online]. Available: https://www.uciexpress.org/post/introduction-to-chiplets-why-the-industry-is-moving-beyond-monolithic-designs [Accessed: Apr. 19, 2025].
END
软件试用申请欢迎光电子芯片研发人员申请试用PIC Studio,其中包含：代码绘版软件PhotoCAD，DRC软件pVerify，片上链路仿真软件pSim，光纤系统仿真软件pSim+等。更多新功能和新软件将于近期发布，敬请期待！
点击左下角"阅读原文"马上申请

欢迎转载

转载请注明出处，请勿修改内容和删除作者信息！

9 W" F& H/ Y& _3 w9 |% M1 C3 n: m3 B

3p4jj4303cy64012594037.gif

关注我们

uqszyu0mcbw64012594137.png

amser1dkmqq64012594237.png

pdsdtuhg1be64012594337.png

* @ T. G2 q) O1 u5 g

关于我们：
深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。

http://www.latitudeda.com/
（点击上方名片关注我们，发现更多精彩内容）