编号20180121公益评审报告

PCBQA

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)
------------------------------------------------------------------------------------
使用前请您先阅读以下条款:
+ W/ a$ _. E6 @9 s/ i7 ]& g1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
7 I( e9 v, n! r9 J2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
6 K5 p5 I' x) g- c8 w$ t7 a5 Y5 u7 H3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责 。
" ?' {3 e- h, o/ ~1 u- @6 s6 ~, C------------------------------------------------------------------------------------
, R  R% W. [! w( S$ E如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审
邮件格式：PCB公益评审+项目名称
邮件地址：pcbqa@fany-eda.com
------------------------------------------------------------------------------------
! E% o: ?" G* ^0 Y$ s
1、晶体和匹配的电容应该放在同一层 然后才去π型滤波的方式 并且类差分走线 能包地的情况下请尽量包地

5 u3 w1 ?  m# l

PCBQA

2、此版完全可以单面布局器件 这样可以节约贴片的费用 ，特别是量产的时候 能做到单面贴的话尽量做到
! f7 {, C3 o/ ^3 A

Kivy

3、IC的的间距尽量不要敷铜 可以放置cutout进行割除

Kivy

此版问题不是很大 没有很多需要主的是地方 注意下走线优化

希望阿

郑振宇_Kivy 发表于 2018-1-23 10:49
此版问题不是很大 没有很多需要主的是地方 注意下走线优化

. ^& H; i  J7 D6 {谢谢Kivy老师 那个IC引脚间的铺铜我进行cutout了  但是好像DRC的时候给我报错  让我重新铺铜  一重新铺 就变回原来的样子了

lxr_01

郑振宇_Kivy 发表于 2018-1-23 10:47
3、IC的的间距尽量不要敷铜 可以放置cutout进行割除

能问一下，为什么Ic的尽量不要敷铜吗？

gordon85

! j) o0 F* x- x5 O$ s感谢分享，支持一下

PANZE

谢谢分享！！！！！！！！