先进封装从Flip-Chip到Hybrid Bonding的技术演变

逍遥设计自动化

引言
4 P  q6 w: b; o0 r* h- n1 Y- t半导体行业自诞生以来经历了显著的变革，封装技术在电子系统的整体性能、功能和成本效益方面发挥着越来越重要的作用。随着摩尔定律遇到物理和经济限制，先进封装已成为实现半导体器件持续性能提升的关键推动力。本文探讨先进封装技术的历史演变，从早期的翻转芯片(Flip-Chip)实现到尖端的混合键合(Hybrid Bonding)技术，研究其技术特性、发展轨迹和比较优势[1]。
, j# y- @6 Q( [/ c6 g
/ H; n) u6 G8 F$ q; G- R3 k先进封装已从主要的保护功能转变为性能差异化因素和新系统架构的推动者。与主要用于保护半导体器件并提供基本电气连接的传统封装不同，先进封装通过复杂的互连、热管理解决方案和形状因子优化来增强功能。这种演变反映了半导体行业不断变化的需求，以及异构集成在后摩尔定律时代日益增长的重要性。
$ V9 @) S/ X/ O2 ~* j* E3 |

rp0lqafvmig6406093443.png

2 W4 M: U( x- `2 R/ K图1按基板类型和架构分类说明了各种先进封装平台，展示了从传统引线键合封装到复杂的2.5D/3D解决方案的全谱，提供了封装技术全景的全面概述。

1
翻转芯片技术：先进封装的基础
翻转芯片技术代表了现代先进封装的基础，标志着与传统引线键合的显著分离。在翻转芯片封装中，半导体芯片被翻转并直接安装在基板上，活性面朝下，使用分布在芯片表面的焊料凸点创建电气连接。与引线键合相比，这种方法大大减少了电气路径长度，改善了电气性能，同时实现了更高的I/O密度和更好的散热效果。
, ^' N$ W4 z" r1 d' R8 K9 N9 P
& u% U7 E8 X7 J' Q最初由IBM在1960年代开发的控制塌陷芯片连接(C4)，翻转芯片技术在几十年里有了实质性的发展。早期实现使用相对较大的焊料凸点，间距为数百微米，而现代翻转芯片封装采用更精细的间距，通常低于100微米，这得益于材料和制造工艺的进步。凸点间距的持续微型化使更高的I/O计数和改进的电气性能成为可能，使翻转芯片封装适用于越来越复杂的应用。
$ K" Q$ u6 s5 X* y8 p5 Q
翻转芯片技术包括几种变体，包括翻转芯片球栅阵列(FCBGA)和翻转芯片芯片级封装(FCCSP)。FCBGA通常采用较大的有机基板，具有多个布线层，常用于高性能应用，如CPU、GPU和FPGA器件。FCCSP具有更小的形状因子和简化的基板结构，在尺寸约束至关重要的移动和消费类应用中更为普遍。

ckamswvz2xv6406093543.png

. X# S  \- o; Y3 ~% S4 [' g9 i/ g图2显示了2023年至2029年不同先进封装平台的收入预测，突出了翻转芯片技术在市场中的主导地位及其与2.5D/3D集成等新兴技术一起的预期增长轨迹。
# y) Q0 O) U+ t" p9 ^1 r: t
" L% ^! U0 Q9 d# Y" s& \3 C2
9 I1 P" [  E8 |3 Q3 |晶圆级封装：微型化和成本优化
5 g; S2 O' K) N  f2 r) G* g晶圆级封装(WLP)代表了半导体封装的重大进步，其中封装过程在芯片切割前在晶圆级进行。这种方法通过并行处理最小化封装尺寸，通常接近芯片尺寸本身，同时降低制造成本。WLP技术大致分为扇入晶圆级封装(FIWLP)和扇出晶圆级封装(FOWLP)。

扇入晶圆级芯片尺寸封装(WLCSP)将重分布层(RDL)和电气连接限制在芯片区域内，产生尽可能小的封装尺寸。WLCSP通常以0.4-0.5mm的间距实现，在空间受限的应用中已变得无处不在，如移动设备、可穿戴设备和物联网产品。该技术的主要优势包括由于互连长度短而实现的出色电气性能、优越的热性能以及高容量生产的成本效益。

hybdl0fqywu6406093643.png

) b9 U- M# ~, |; Y% i) _图3展示了2020年至2029年扇入晶圆级封装的高容量制造路线图，详细说明了关键参数的演变，如最大封装尺寸、I/O数量、线宽/间距尺寸和凸点间距，说明了WLCSP技术中持续的微型化趋势。

扇出晶圆级封装将重分布层扩展到芯片边界之外，与扇入方法相比，实现了更高的I/O数量和改进的热性能。FOWLP是由英飞凌通过嵌入式晶圆级球栅阵列(eWLB)技术首创的，随着台积电集成扇出(InFO)技术的应用，特别是在苹果A系列处理器中，获得了显著的市场吸引力。该技术已经发展为多种变体，包括核心扇出、高密度扇出和超高密度扇出，每种变体针对不同的应用需求和性能水平。

ojxt5km2el46406093743.png

4 m+ ~& H( S  ~5 g8 L6 S' w0 T图4概述了2020年至2029年扇出晶圆级封装的高容量制造路线图，显示了关键参数的进展，如封装尺寸、芯片数量、RDL层、线宽/间距尺寸和芯片间距离，突出了该技术向更高集成密度和复杂性的发展。

6 ~/ v7 b% U9 q2 x1 l- j4 M0 \FOWLP技术提供了几个优势，包括减少封装厚度、改进热性能、更高的I/O密度以及将多个芯片集成在单一封装中的能力。然而，也带来了制造挑战，特别是在芯片放置精度、翘曲控制和良率优化方面。FOWLP最近的发展包括面板级封装(PLP)方法，使用更大的矩形面板代替圆形晶圆，以提高制造效率并降低成本。
% s& c% b" J3 u' Z
' [! d' r8 A1 e3
5 Q  Q& n" [; R4 `8 l系统级封装：集成和功能密度
系统级封装(SiP)技术代表了功能集成的重大进步，可以在单一封装中组合多个有源和无源组件。与通常容纳单一芯片的更基本封装方法不同，SiP集成了各种组件，包括处理器、存储器、传感器、射频模块和无源元件，在紧凑的形状因子中创建完整的功能系统。

SiP技术的演变可以追溯到早期主要用于高性能计算的多芯片模块(MCM)，到现代在智能手机、可穿戴设备和物联网设备中发现的高度集成封装。早期实现侧重于将多个芯片并排放置在共同基板上，而当代SiP设计采用复杂的3D堆叠、嵌入式组件和先进的互连技术来最大化功能密度。

wviy2npeyge6406093843.png

图5说明了系统级封装技术的集成能力，展示了多样化组件如何结合在统一的封装结构中，包括芯片、存储模块、无源组件、天线和光学元件，展示了SiP在创建完整功能系统方面的多功能性。
9 n- w8 i% P9 s+ R6 g& F0 m
* |6 j- Y! a% o3 y3 ~8 _5 t9 o6 d! ~  }SiP技术已显著发展以满足新兴应用的需求。现代SiP实现结合了先进特性，如用于电磁隔离的射频屏蔽、用于无线连接的集成天线、用于改进电气性能的嵌入式无源组件和复杂的热管理解决方案。该技术在移动和物联网领域尤为变革性，在这些领域，尺寸、重量和功率限制最为重要。
) Y, i9 `4 Q/ l* ~( @

iahgp55boo46406093943.png

图6描述了系统级封装技术从早期多芯片模块到现代高度集成设计的历史演变，显示了在半导体封装发展的不同时代中，集成密度、性能和应用重点的进展。

4
2.5D和3D集成：垂直扩展
$ I# e& l& s0 A' s" ]随着传统缩放方法面临越来越多的挑战，2.5D和3D集成技术已成为半导体系统持续性能改进的关键推动力。这些技术利用垂直维度创建更复杂和更高性能的系统，克服了与平面集成方法相关的许多限制。
9 {; s9 Z% w3 T
2.5D集成通常涉及将多个芯片并排安装在硅中间层上，硅中间层在芯片和封装基板之间提供高密度互连。硅中间层包含通硅通孔(TSV)，连接中间层的前后两面，实现芯片之间和与底层基板之间的复杂布线。这种方法允许集成不同类型的芯片，可能使用不同的工艺技术制造，同时提供比传统基板互连更优的电气性能。
0 v: k& O2 W( m7 k" H: h: ^  N

rjjksosctxo6406094044.png

图7展示了台积电晶圆上芯片基板(CoWoS-S)2.5D中间层技术从2012年到2023年的演变，显示了中间层尺寸、复杂性和集成能力的进展，每一代都能容纳更多的HBM存储堆栈和更大的计算芯片。
4 M. M+ D0 K# j: Y6 H' y
1 w' G4 ]' L* R) S" g- i3D集成更进一步，直接将芯片堆叠在彼此之上，通常使用TSV在堆叠层之间创建电气连接。这种方法大大减少了组件之间的物理距离，最小化信号传播延迟和功耗，同时最大化功能密度。3D集成在存储应用中特别有影响，例如高带宽存储器(HBM)堆叠多个DRAM芯片以实现空前的存储带宽。
( w/ w- O, f& H0 \+ k1 L1 p, R+ }
3 S5 g/ A2 q; \' @  `. W2.5D和3D集成的演变标志着TSV技术、键合技术、热管理解决方案和中间层设计的持续改进。早期实现面临与热散发、制造良率和成本效益相关的挑战，但持续的进步已解决了许多这些问题，使这些技术在高性能计算、网络和人工智能应用中得到更广泛的采用。

iok2yssd40j6406094144.png

图9显示了2021年至2028年及以后的高端封装路线图，将各种先进封装技术如3D/2.5D TSV、混合键合、EMIB和Foveros与相应的应用和产品实现映射，说明了高性能计算领域的技术进步。

5
: g3 ~8 K, {6 c" W& k0 u嵌入式芯片技术：集成和微型化
嵌入式芯片技术代表了先进封装的独特方法，半导体芯片嵌入在封装基板内部，而不是安装在表面上。这种方法实现了微型化和集成的前所未有水平，特别适用于具有严格尺寸限制和性能要求的应用。
0 x8 f" e% _0 }! _6 u
该技术涉及将裸芯片嵌入基板材料的凹腔中，通常使用类似于印刷电路板制造中使用的层压工艺。然后使用通孔和导电线路的建立层将芯片互连，创建高度集成的模块，其中封装和基板之间的区别变得模糊。

嵌入式芯片技术提供了几个优势，包括减少形状因子、由于互连长度短而改善电气性能、增强热特性，以及通过防护环境因素提高可靠性。该技术还使无源组件与有源芯片一起集成，进一步提高功能密度和系统性能。

  G. C7 W! G8 K' {5 z( p虽然嵌入式芯片技术相对于其他先进封装方法的采用较为有限，主要是由于制造复杂性和良率挑战，但对于需要极端微型化和性能优化的应用，代表了未来封装演变的有希望方向。
$ \! \% M* E/ r4 v8 C5 n
+ C  B3 K3 d5 \# F6
硅桥接和中间层技术：高密度集成
硅桥接和中间层技术代表了在先进封装中实现高密度芯片间互连的复杂方法。这些技术利用硅优秀的尺寸稳定性和半导体行业成熟的处理能力，创建高性能互连结构。

3 \2 A: }6 s: ^  F9 a硅中间层在2.5D封装方法中使用，为安装多个芯片提供平台，通过高密度互连连接。中间层包含通硅通孔(TSV)，连接前后两面，实现安装的芯片与底层封装基板之间的通信。硅中间层的细线布线能力，通常实现2μm/2μm或以下的线宽/间距尺寸，远超有机基板，使更高的互连密度成为可能。
' z7 e7 }  ^" v- [( J0 ?- M; z) ^

wbcej1lihdk6406094244.png

图10展示了台积电CoWoS-R(有机中间层)技术在多代产品中的路线图，详细描述了规格如掩模尺寸、组件集成、线宽/间距尺寸、层数和基板尺寸，显示了该技术向适应更复杂系统和更高集成密度的演变。
  q, o" `% g2 c8 b9 m
4 f& f. ]9 R+ _1 Q' `; ?4 O% t+ v硅桥接技术，如英特尔的嵌入式多芯片互连桥接(EMIB)，提供了另一种方法，通过在封装基板中嵌入小型硅桥接来提供相邻芯片之间的高密度互连。这种方法避免了对完整硅中间层的需求，可能降低成本和制造复杂性，同时仍然实现比传统基板布线更高的互连密度。

ti14xynusdi6406094344.png

4 Q" |1 \3 Z. c1 Z8 s7 l图11说明了英特尔EMIB技术在数据中心产品中的实现，显示了2017年至2024年多代产品中桥接数量、掩模等效面积和基板尺寸的进展，展示了该技术支持复杂多芯片集成的不断增强的能力。
9 L/ e: w2 N! ]7 b( n7 ^& ?
3 C# B% P& v4 O* i硅中间层和桥接技术都随着时间显著发展，在TSV尺寸、布线密度、电源传输能力和热管理解决方案方面持续改进。这些进步使集成越来越复杂的系统成为可能，特别是在高性能计算、人工智能和网络应用中，高带宽芯片间通信至关重要。
( m& N3 }; H0 x2 a
7
( E) s/ D1 X3 S& i2 Z( ]+ p, Z' N混合键合：下一个前沿
4 E) ^/ w: B* y* N8 L1 E混合键合代表了先进封装技术的前沿，实现金属和介电材料之间的直接键合，在芯片或晶圆之间创建超高密度互连。与依赖焊料凸点或铜柱的传统互连方法不同，混合键合在金属表面（通常是铜）之间创建直接的原子到原子键，同时在周围的介电材料之间形成强键。

+ n- X; o% G% j该技术起源于图像传感器应用，索尼率先将其用于将图像传感器芯片连接到逻辑芯片，具有高互连密度和对光学性能的最小影响。此后，混合键合已扩展到内存堆叠应用，特别是3D NAND闪存，现在正在探索用于高性能计算系统中的逻辑到逻辑连接。
" R; g7 y2 ]1 D" _+ f; T, o% g* X

ypa0jtku3b36406094444.png

图12解释了混合键合的概念及其各种实现，包括晶圆对晶圆、芯片对晶圆和芯片对芯片方法，详细说明了在金属表面之间创建连接的直接键合机制，同时在介电材料之间形成键。
% T( X! j' Y) v+ B5 f
3 h, v2 u. j, _$ b1 @与传统互连技术相比，混合键合提供了几个令人信服的优势。互连间距可以降低到10微米以下，远超微凸点技术的能力，后者通常实现约25-40微米的最小间距。这使得更高的互连密度成为可能，对于高带宽芯片间通信至关重要。此外，直接金属到金属的键最小化了电阻和寄生电容，改善了信号完整性并降低了功耗。

aer2adao5iu6406094544.png

图13比较了传统凸点、微凸点和混合键合技术在多个性能参数方面的表现，包括连接间距、密度、信号延迟、带宽密度和能耗，突出了混合键合在实现高性能互连方面的优越特性。
9 z/ m& R  j; L3 {- x/ _, k8 [
尽管有优势，混合键合仍然带来了显著的制造挑战。该过程需要极其精确的芯片对准，典型的对准精度要求低于1微米。表面准备也至关重要，因为任何污染或粗糙度都可能影响键合质量。这些挑战限制了混合键合的应用，只限于其优势明显超过额外制造复杂性的特定应用。
& F7 K% M/ O- U# F( t) s! Z
展望未来，混合键合预计将在先进封装中发挥越来越重要的作用，特别是对于需要极端互连密度和性能的应用。该技术预计将向更精细的间距发展，可能低于1微米，而制造工艺将继续成熟，以提高良率和成本效益。
8 x+ U. o2 D2 ?
8
* a! D3 g( p( w1 \结论
% N1 T- {% K; J' B0 Y0 N$ D先进封装技术从翻转芯片到混合键合的演变，代表了对半导体行业不断变化的需求和挑战的创新性回应。随着传统缩放方法面临越来越多的物理和经济限制，先进封装已成为半导体系统持续性能改进、功能集成和成本优化的关键驱动因素。

& w* X0 V3 ^* T- m每种封装技术都提供了不同的优势，适用于不同的应用和性能要求。翻转芯片技术由于其成熟度、多功能性和对许多应用的成本效益而继续主导市场。晶圆级封装提供出色的微型化能力，在空间受限的消费电子产品中特别有价值。系统级封装方法实现了前所未有的功能集成，在紧凑的形状因子中创建完整的系统。
* V' W% Y' {& S1 {) L1 m) L1 g5 N
2.5D和3D集成技术利用垂直维度创建高性能、高带宽系统，特别适用于内存密集型应用。硅桥接和中间层技术提供高密度芯片间互连，对于复杂的多芯片系统至关重要。混合键合代表了当前的技术前沿，提供超高密度互连和优越的电气特性。

7 L& g1 M- T" d6 @! l0 Q/ a7 l随着半导体行业的不断发展，先进封装将在实现各种应用领域的下一代电子系统中发挥越来越核心的作用，从移动设备到高性能计算、汽车系统等。这些技术的持续发展，以及新的创新，将对推动半导体革命数十年的性能轨迹的延续具有关键意义。
' y# j' x: k4 w
参考文献
; _' C" y& g5 K+ b! n[1] Yole Group, "Status of The Advanced Packaging Industry 2024," Market and Technology Trends Report, YINTR24432, 2024.
END

软件试用申请欢迎光电子芯片研发人员申请试用PIC Studio,其中包含：代码绘版软件PhotoCAD，DRC软件pVerify，片上链路仿真软件pSIM，光纤系统仿真软件pSIM+等。更多新功能和新软件将于近期发布，敬请期待！
点击左下角"阅读原文"马上申请
- S  j! c/ p4 M7 P0 r
欢迎转载

9 {* G; ]. J; ^转载请注明出处，请勿修改内容和删除作者信息！
  x" N$ j/ i! z* C" q, T
" d1 M1 \& g+ S0 A4 ], }9 `5 c7 c' C

cr5tinodg0x6406094644.gif

关注我们

3 O5 w! Q3 K; K, W

crda03u5ivj6406094744.png 5 \; x% j# z' A4 s. M3 T! E& r

+ k' \7 r/ l* e9 l c1vcdiktqfl6406094844.png

acfvrhlnyul6406094944.png   M" R5 p6 U: j: }1 i* i

                     

& }  h/ q# `. _% @  `
$ k: l% l. @& E8 T
关于我们：
深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。
# D, ^- [( O# b" C6 [( N+ q
http://www.latitudeda.com/
1 q: t5 I& d8 z( X6 G（点击上方名片关注我们，发现更多精彩内容）