PCB电路板 设计中的常见问题——走线篇

pcb551

走线是pcb设计中最重要的环节之一，接下来我们来看看工程师在PCB走线时经常会遇到哪些问题。

% f( U. }; z, h) A  x5 B+ F4 s1、如何解决高速信号的手工布线和自动布线之间的矛盾?
答：现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。各家 EDA公司的绕线引擎能力和约束条件的设定项目有时相差甚远。 例如, 是否有足够的约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等。 这会影响到自动布线出来的走线方式是否能符合设计者的想法。 另外, 手动调整布线的难易也与绕线引擎的能力有绝对的关系。 例如, 走线的推挤能力,过孔的推挤能力, 甚至走线对敷铜的推挤能力等等。所以, 选择一个绕线引擎能力强的布线器, 才是解决之道。
7 X/ k) L  l# k' x2、差分信号线中间可否加地线?
差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦合(coupling)所带来的好处，如 flux cancellation，抗噪声(noise immunity)能力等。若在中间加地线，便会**耦合效应。
3、高频信号布线时要注意哪些问题？
! `( x- l9 e* Q2 D答：1.信号线的阻抗匹配；2.与其他信号线的空间隔离；3.对于数字高频信号，差分线效果会更好；
2 V) d8 t5 W& o. W- C' d' [. ~' Y9 M4、高速中的蛇形走线，适合在那种情况？有什么缺点没，比如对于差分走线，又要求两组信号是正交的。
答：蛇形走线，因为应用场合不同而具不同的作用：
（1）如果蛇形走线在计算机板中出现，其主要起到一个滤波电感和阻抗匹配的作用，提高电路的抗干扰能力。计算机主机板中的蛇形走线，主要用在一些时钟信号中，如PCI-Clk,AGPCIK,IDE,DIMM等信号线。
) _3 ]) m) ~) }# B) O; `: K& h（2）若在一般普通PCB板中，除了具有滤波电感的作用外，还可作为收音机天线的电感线圈等等。如2.4G的对讲机中就用作电感。
  D9 d0 v6 `7 ^2 y5 n0 B（3）对一些信号布线长度要求必须严格等长，高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内，保证系统在同一周期内读取的数据的有效性（延迟差超过一个时钟周期时会错读下一周期的数据）。如INTELHUB架构中的HUBLink，一共13根，使用233MHz的频率，要求必须严格等长，以消除时滞造成的隐患，绕线是惟一的解决办法。一般要求延迟差不超过1/4时钟周期，单位长度的线延迟差也是固定的，延迟跟线宽、线长、铜厚、板层结构有关，但线过长会增大分布电容和分布电感，使信号质量有所下降。所以时钟IC引脚一般都接;" 端接，但蛇形走线并非起电感的作用。相反地，电感会使信号中的上升沿中的高次谐波相移，造成信号质量恶化，所以要求蛇形线间距最少是线宽的两倍。信号的上升时间越小，就越易受分布电容和分布电感的影响。
$ |/ L6 @# M1 n+ }" ~& O（4）蛇形走线在某些特殊的电路中起到一个分布参数的LC滤波器的作用。
* m: a) ^5 n2 C; G1 c# P4 F6 X5、PCB板设计中电源走线的粗细如何选取？有什么规则吗?
答：可以参考：0.15×线宽(mm)=A,也需要考虑铜厚
, c1 ?0 c1 E/ ]0 B0 D6、数据线并行布线是不是为了相互干扰？
4 @, D$ R/ B, v$ e8 Y5 G1 S答：并行走线要注意线与线的间距，防止串扰发生。
$ j1 `& l' t' [6 J: M3 ~7、6层设计时，层的分配技巧，那些走线要走中间层 ？
答：看你的设计了。原则是保证模拟信号线和模拟地有单独两层。
5 L! z8 H1 j, B% l: s  o- g& ^) [8、多大频率的晶振要考虑MCU与晶振间的走线方式？
3 s. Z8 n# I( v4 B: {% t答：晶振与MCU应尽量靠近，用最短的直线连接。
9、高速PCB，布线过程中过孔的避让如何处理，有什么好的建议？
6 j. L' M% n0 k; u2 c) x2 u答：高速PCB，最好少打过孔，通过增加信号层来解决需要增加过孔的需求。
10、如何避免布线时引入的噪声？
答：数字地与模拟地要单点接地，否则数字地回流会流过模拟地对模拟电路造成干扰。
, y5 C4 k/ n5 @11、见PCB板的布线折弯时有45度角和圆弧两种，有何优缺点，怎么选择？
答：从阻抗匹配的角度，这两种线都可以做成匹配的弯角。但是圆角可能不好**。
4 D& G8 k2 ~# S5 w9 b+ b9 a5 o12、电路中有高速逻辑器件时，最大布线长度为多大？
" ?" t5 [7 d$ A: T% Z' c& `答：布线不怕长，就怕不对称或者有比较大的差，这样容易因为时延造成错误的逻辑。
+ x- b5 {+ e3 M: G9 f
知识扩展：PCB布线的基本要求
1）优先布关键信号线或附有规则的信号线，规则检查，要求有规则的关键信号线满足相应
3 H$ w0 A5 K7 E$ u* D$ `的约束规则；其次对非关键信号线走线，总体规则检查，要求非关键信号线满足普通的设计要求；综合使用布线策略，解决冲突。
* X# Z9 e6 ]+ v8 h对布线进行后处理，以改善信号质量，利于**。
# m) X; ]! x- I- x2) 规则优先：若有规则存在，则优先布置有规则要求的信号线，然后布置非关键信号线。
3) 关键信号线优先：电源、摸拟信号、高速信号、时钟信号、差分信号和同步信号等关键信号优先布线。
4) 密度优先：从单板上连接关系最复杂的器件着手布线，从单板上连线最密集的区域开始布线。
6 H5 `7 _7 l% p. K0 T5）过孔、线宽、安全间距避免采用极限值。
2 `7 B2 J) Q7 N5 l: n5 a6）走线到板边的距离通常情况下需≥2mm，在不能满足条件的情况下，至少保证不小于20mil；
7）尽量为时钟信号、高频信号、敏感信号等关键信号**专门的布线
6 L' U* a: p( G6 B; w  M
! n1 v' J; [+ Z, O专业pcb制造
& E6 l- ^( u- f) {* w2 o5 O# y5 e陈生
1 L& W0 T# t* m9 e$ y13006651771(微信同号）
/ e* \: `- i  X) k. Q, @5 w, hpcb68888@163.com
% Y( o4 m* a9 Z1 G! J4 B/ h
- I+ H, T: {& |8 y