|
|
讨论阻抗控制和叠层设计的问题。
$ A: I; c+ C7 u5 ^: k
9 W4 L4 I) ~8 d8 _ _4 H# T& I8 [阻抗控制0 h7 E9 {/ U3 u- R% G _6 P
% v8 `, Z3 ^# K阻抗控制（eImpedance Controling），线路板中的导体中会有各种信号的传递，为提高其传输速率而必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将会造成阻抗值得变化，使其信号失真。故在高速线路板上的导体，其阻抗值应控制在某一范围之内，称为“阻抗控制”。3 V7 n x% W$ U+ a3 T8 e& H
! N0 W) T! w$ y. D) @5 RPCB 迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。影响PCB走线的阻抗的因素主要有： 铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。PCB 阻抗的范围是 25 至120 欧姆。
9 p. F0 s! C$ P* ~3 b; S0 o- I% L- M7 d6 b- E1 v2 t |5 ?
在实际情况下，PCB 传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。迹线和板层构成了控制阻抗。PCB 将常常采用多层结构，并且控制阻抗也可以采用各种方式来构建。但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定：
9 h: b, V7 B! u& b) Y, o
, t) P2 Q, E U0 g信号迹线的宽度和厚度
" B; }+ F N& h5 P2 ~/ Z1 N! U) o
迹线两侧的内核或预填材质的高度
9 J9 F* @6 Y ~& b0 D/ |) C
3 J, h! t8 d$ ?3 \迹线和板层的配置
" d! V# q: q! I2 _4 l' e6 O9 h9 L2 E
内核和预填材质的绝缘常数
1 r8 a4 N6 K: H/ Y7 C# \! d& U
) W3 k4 r# X' mPCB传输线主要有两种形式：微带线（Microstrip）与带状线（Stripline）。
% b! G7 e0 d3 `) v8 d7 s
5 a! w4 {# r. O* P9 y微带线（Microstrip）：
( \ n5 @2 e# Y8 ~6 d. X( @1 N0 S, A" B3 ]0 b" y
微带线是一根带状导线，指只有一边存在参考平面的传输线，顶部和侧边都曝置于空气中（也可上敷涂覆层），位于绝缘常数 Er 线路板的表面之上，以电源或接地层为参考。
) _. s: Q2 I4 R, w
, S4 l: f5 n% K! ^
. c! h7 w) M4 q; O$ N带状线（Stripline）：
4 l$ w7 l4 g) k8 Z! q% m% ?: J5 }1 ]3 Y
带状线是置于两个参考平面之间的带状导线，电介质的介电常数可以不同。具体的微带线和带状线有很多种，如覆膜微带线等，都是跟具体的PCB的叠层结构相关。3 k, N1 u2 p+ h5 y8 _
" C: W1 O4 g: X- s0 R用于计算特性阻抗的等式需要复杂的数学计算，通常使用场求解方法，其中包括边界元素分析在内，因此使用专门的阻抗计算软件SI9000，我们所需做的就是控制特性阻抗的参数：
9 m! I$ M8 [* q7 v6 I7 r+ Q5 @& n! W, w) o4 u4 s. P" q8 b
绝缘层的介电常数Er、走线宽度W1、W2（梯形）、走线厚度T和绝缘层厚度H。6 b$ m6 T8 D% E4 A
1 C o. Q7 _+ V% l' }对于W1、W2的说明：/ T1 H5 ]3 d V) i$ u/ B1 G2 c' N
- B$ o$ E% Y) R7 O3 G0 Y/ J
计算值必须在红框范围内。其余情况类推。2 i- j9 m( h9 L0 c. }$ H7 V2 {
, N \/ ^! }5 J0 |& p
下面利用SI9000计算是否达到阻抗控制的要求：
2 D7 K3 b+ M' W9 a2 Y( |1 ? X% U
6 S2 P4 Z k$ }, G" q! F% A# _" n首先计算DDR数据线的单端阻抗控制：
3 F& D8 I) x. Q6 ]
2 o: z( r8 l) h5 ~& b/ P* _5 h* TTOP层：铜厚为0.5OZ，走线宽度为5MIL，距参考平面的距离为3.8MIL，介电常数为4.2。选择模型，代入参数，选择lossless calculation，如图所示：
$ O: d3 z0 s, s6 ~% x* p/ v$ @4 @' e* G+ C8 F2 ~* k
coating表示涂覆层，如果没有涂覆层，就在thickness 中填0，dielectric（介电常数）填1（空气）。$ m v" j! i; ]
. ]9 t1 u. q' r0 p; Y* J
substrate表示基板层，即电介质层，一般采用FR-4，厚度是通过阻抗计算软件计算得到，介电常数为4.2（频率小于1GHz时）。1 `, a2 _" D$ q7 M! I* j
$ X% W0 \! U3 x; N+ H1 R
点击Weight（oz）项，可以设定铺铜的铜厚，铜厚决定了走线的厚度。
' u( F4 Z4 y# G9 Q' a3 d% N4 E1 s5 `' c
9、绝缘层的Prepreg/Core的概念：6 Z/ J+ X' b3 y
" _, Z' \" S' w1 ^: T. C L8 jPP（prepreg）是种介质材料，由玻璃纤维和环氧树脂组成，core其实也是PP类型介质，只不过他的两面都覆有铜箔，而PP没有，制作多层板时，通常将CORE和PP配合使用，CORE与CORE之间用PP粘合。' `& J/ L ]$ ]9 b/ J
( n: H$ v$ Q* j* a10、PCB叠层设计中的注意事项：
6 o I! C2 ^( D: @/ f8 S
! ?/ F) P, o; }/ F# O（1）、翘曲问题: e7 l) Z( S2 f/ `3 ]0 a( ]
( S+ V- P c: M2 _+ I$ ~9 X: _PCB的叠层设计要保持对称，即各层的介质层厚、铺铜厚度上下对称，拿六层板来说，就是TOP-GND与BOTTOM-POWER的介质厚度和铜厚一致，GND-L2与L3-POWER的介质厚度和铜厚一致。这样在层压的时候不会出现翘曲。1 S2 j3 l$ M! m) R+ W! x
0 M0 Y, N7 L F, {9 B; A& s( s（2）、信号层应该和邻近的参考平面紧密耦合（即信号层和邻近敷铜层之间的介质厚度要很小）；电源敷铜和地敷铜应该紧密耦合。
. X- Z6 O4 Z' n- o8 E8 \
. V5 @/ C" C% b' \2 q（3）、在很高速的情况下，可以加入多余的地层来隔离信号层，但建议不要多家电源层来隔离，这样可能造成不必要的噪声干扰。
& Y7 U$ ^0 K& B C" w# F7 v% J3 u) f# a$ \7 R8 R2 V
（4）、层的排布一般原则：
, A; L# `0 V9 F' H; Y, ]7 a
5 t E, {% d5 ^( g" C B) a元件面下面（第二层）为地平面，**器件屏蔽层以及为顶层布线**参考平面；4 j. \4 D7 L$ ^" k
( ?. L+ ]' i7 D4 B. B) W+ g8 U所有信号层尽可能与地平面相邻；/ @9 b3 X+ J- W
7 E0 D! E. J# u8 b9 t尽量避免两信号层直接相邻；
4 k5 F7 V: d, t1 B9 D' j
# j2 y0 o: f/ d8 p' S3 h1 j3 d# [主电源尽可能与其对应地相邻；; Z' C( S$ f4 _
! T& E, a8 u r9 ]4 m; \
兼顾层压结构对称。/ i' k2 ~6 E2 C! l. t2 Z1 Z
% e. F6 R0 Z, e4 U, C
对于母板的层排布，现有母板很难控制平行长距离布线，对于板级工作频率在50MHZ 以上的: Q3 D. D* a0 r1 ]% J
+ j. y8 L$ f6 o
（50MHZ 以下的情况可参照，适当放宽），建议排布原则：
% L3 `1 W7 j' m9 q9 V/ Z
# t1 a J- U# T( k e) f _元件面、焊接面为完整的地平面（屏蔽）；
! H9 }6 r4 A$ Q1 d* @1 A$ m, u; M; a$ O
无相邻平行布线层；& p; J# q; j7 O: v, U
% V I6 R% e' `# [0 }所有信号层尽可能与地平面相邻；
& z, S1 T! j) @4 j) m' B: `% z/ m% C
关键信号与地层相邻，不跨分割区。1 O0 u. a6 b K. ?8 D/ U1 R
6 ?8 i. `6 D$ }* Y) |专业pcb制造# K/ L, `0 o. _$ \; S5 J$ z+ ~
陈生 : J" [7 j3 Z. I. b& ^, Q3 N! l
13006651771(微信同号）
' A* @0 f5 X$ W. g% v5 D$ V) v. Ypcb68888@163.com6 X8 g3 I4 n' E
; ^+ I# F+ o; W, @ |
|
电子产业一站式赋能平台
窥视卡
置顶卡
变色卡
