IEDM2024 | 三维集成电路技术发展与集成挑战

逍遥设计自动化

引言
& \5 d. M( H8 U% @% L半导体行业通过创新的晶体管架构和三维集成方法，持续推进器件缩放和集成密度的提升。本文探讨晶体管技术的关键发展、互连线路演进，以及向三维集成电路(3DIC)的转变，同时分析热管理、机械应力和系统级优化等关键挑战。

8 c% f1 ~2 ~8 p1
6 d% `3 H: v/ [$ F晶体管架构演进
从FinFET到环绕栅晶体管(GAA)的转变代表了器件架构的重大改变，推动因素来自器件缩放需求。GAA晶体管通过在所有侧面包围沟道的栅极结构，实现更好的静电控制。然而，从图4所示(第4页)，与三面栅极的FinFET架构相比，GAA在驱动能力方面的优势相对有限。归一化驱动强度与沟道宽度的关系图显示，GAA和FinFET/叉栅器件的性能几乎相同。
" O6 T6 h3 ]! E4 d! B& \' k

2jdgd4ew2iz64056962824.png

+ f+ U& y8 \, y$ V图1：GAA和FinFET架构在不同沟道宽度下的驱动强度比较显示性能相近。
6 f2 q: H% ?0 G& M( m, B
* D8 M  w* j7 ]9 a8 d转向GAA的主要动机来自于对沟道厚度变化的更好控制。如图6所示(第5页)，FinFET宽度由光刻/刻蚀工艺定义，1-sigma变化约为0.6纳米，限制了标称宽度无法低于约5.5纳米。相比之下，GAA沟道厚度由更精确的外延工艺控制，1-sigma变化小于0.2纳米。

5otw20hceyk64056962924.png

图2：FinFET和GAA在沟道尺寸控制方面的比较，显示GAA外延工艺具有更高精度。
5 h3 f1 `) X) h
" a: ^  D6 k  W5 k+ O0 c在这些尺寸下，量子效应变得越发显著。器件模拟表明，由于量子限制效应，当硅厚度低于4纳米时，晶体管阈值电压(Vt)对厚度变得高度敏感。超薄沟道中的带隙增宽导致Vt升高，同时表面粗糙度散射降低了载流子迁移率。这些基本物理限制实际上为器件尺寸设定了下限。
& d' G. y5 J  k
2
; G3 b" Y8 {) I6 u互连线路演进与缩放
3 P3 W) V: C$ A金属互连线路缩放面临显著挑战，原因是较小尺寸下电阻率增加。如图19-20所示(第19-20页)，在先进工艺节点，窄线电阻显著增加，这种现象在铜和钴导线中尤为明显。虽然钼等替代材料显示出一些优势，但基本的电子散射效应限制了导电性的改善。

mwgfbia3vxs64056963024.png

0 E. j3 {* x8 L: y7 o

anlq3s5vrur64056963124.png

图3：窄线电阻趋势显示不同导体材料在先进节点面临的电阻率挑战。

+ [4 Z$ ~' j8 R1 ~9 P这些互连限制影响了实际金属节距的缩放。分析表明，M0节距缩放到20纳米以下带来的收益递减，原因是电阻损失。最小金属节距还必须适应GAA沟道宽度要求。这确定了4轨单元库的最终高度约为80纳米，在85%利用率下对应每平方毫米约5.3亿个晶体管。
! D, k7 }4 ?: q7 a& G% J
3
9 i( L+ L9 W# M  H0 R三维集成和多芯片系统
为克服二维缩放限制，半导体行业快速采用各种三维集成方法。图31(第31页)展示了新兴的多芯片集成技术生态系统，包括：
( m& r) N. I8 Z8 P
& \" V% D5 m4 g! W% ?/ R用于超高密度芯片间连接的混合键合
$ ], N. v( a' i/ K' J. u3D Chiplet堆叠
采用硅中介层的先进封装
多尺度互连优化
光接口集成
2 S  _9 k% b4 y0 @* I5 P

04xafdvdsfd64056963224.png

& c3 H) ?  j4 v9 @6 x# r3 @. m

i5l4uann4wv64056963325.png

% S; j+ A7 Z$ B5 l; O1 r

pbhldvwlwk364056963425.png

图4：系统集成方法概述，显示多芯片堆叠和互连技术。
: r! @+ ]2 |. \0 D* ]
4 I5 ?, T' U/ Z/ T0 Z通用Chiplet互连标准(UCIe)已成为芯片间接口的实际标准。图33(第33页)显示了UCIe协议栈，支持从原始数据传输到CXL等一致性接口的各种协议。
+ a" {5 n" o5 F# O' n! ]. B

pquhsza5isf64056963525.png

图5：UCIe协议栈图，展示从物理层到高层协议的支持接口。
9 A, A, K* Z0 d- T: {
+ Q. K% x. T1 I* Z4
热力学和机械挑战
三维集成带来显著的热管理挑战。如图40所示(第40页)，计算密集区域的局部发热可能产生严重的温度梯度。对多芯片人工智能系统的分析显示：
浮点运算单元热点温度达到116°C
/ `9 h* d9 j- ?CPU热集群温度达到105°C
堆叠芯片间的热耦合
对逻辑和存储器性能的影响
, _4 U( K# a" Z5 I

rsd05sawe3e64056963625.png

p2pgvi5jt5m64056963726.png

; K1 t. N; {+ H! I' E1 T6 N! |! \: s图6：热分析显示计算芯片中的热点和温度分布。
1 K- }% w7 e; e+ Q% ~6 Q" _* Z
, s5 I( _/ D% M2 U界面材料的选择显著影响散热效果。热仿真显示，将传统有机填充材料(0.5 W/mK)替换为氮化铝(321 W/mK)等先进热界面材料，可将关键区域的峰值温度从132°C降低到96°C。

& n9 Z$ o/ O) U" J. X机械应力是另一个关键挑战。如图46所示(第46页)，不同的芯片堆叠和封装配置会产生不同的应力分布，影响：
封装和芯片翘曲
界面可靠性
通过应力诱导效应影响晶体管迁移率
整体系统良率

8 w! N$ i! x. y6 L  S( ~

bkdl5ly1faw64056963826.png

: F1 X" P! l8 v) D# u* H% m% e5 ~3 Y: g

a4anqjb1ej464056963926.png

5 T) h% P+ F5 t% W4 |图7：机械应力分析显示不同封装方法对翘曲和应力分布的影响。

* r$ m5 m* e  x+ {1 G& {! f; h5
7 U) m6 L* _1 P# h# K" L系统级优化
成功实现3DIC需要在多个领域进行协同优化。图37(第37页)展示了需要平衡的关键因素：
功能需求
电气性能
/ F4 |/ m5 o' H2 l4 V热管理
  J2 M6 R3 T  N6 q/ V4 l4 x机械可靠性
成本优化

0 Q6 U4 D; I' \

klfaksi2lan64056964026.png

: P7 ]6 U* o: D% l2 L, Y图8：系统技术协同优化框架显示各种设计因素的相互依赖关系。
* `2 n- c# u& }8 A, ~+ O. U- Q* V( k
- N2 s( y0 o+ u6 D( `成本分析显示三维集成方法具有显著优势。如图56所示(第56页)，将单片系统芯片分解为优化的Chiplet可以：
通过改善良率和工艺优化降低总成本48%
降低碳足迹35%
实现不同功能选用不同工艺节点
8 {7 x" R- Y: n' r% j' W
$ i1 e7 K& T0 p" d

tmt35422skj64056964127.png

! W2 h7 o8 o6 [1 F图9：单片集成与分离式3D方法的成本和碳足迹比较。
: ~7 r- u. P) v6 x8 R
6
& |3 D4 N% ?+ e; {2 `( ?/ B结论
半导体行业向三维集成的转变代表了系统架构的根本转变，驱动因素来自传统二维方法的缩放限制。虽然GAA晶体管和互连创新持续实现一定程度的器件缩放，但最显著的收益来自垂直集成和系统级优化。在这个领域取得成功需要认真考虑热、机械和系统级权衡，同时利用标准化接口和先进封装技术。在成本、性能和可持续性方面展示的优势确保三维集成将持续作为未来半导体发展的重点。

& a; [6 D" c! ?' A% ^参考文献
[1] V. Moroz, "3DIC STCO for AI Systems," presented at the IEDM 2024 Short Course on AI Systems and the Next Leap Forward, Short Course 2.4, 2024.
- Q% K4 B8 G  j$ n, V1 V0 i2 TEND

软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
/ b# }2 _4 c; E2 O* A4 q点击左下角"阅读原文"马上申请
0 p  E; y+ r! n/ N& Z/ h) N
4 w6 h$ F- M- _2 \4 v7 X欢迎转载
: _1 B* i- r5 q- v# U
4 M: Z7 ]) P% S* f转载请注明出处，请勿修改内容和删除作者信息！

2 p. D6 R+ u6 y5 V* X

" v: ~1 f2 a2 i$ H3 {& s

3rnkfcxuajs64056964227.gif

: W0 ^. }1 U' a+ E. L
关注我们

2 I& O! f( y$ v2 i6 R4 M ohmnc0p1qwt64056964327.png 5 D% D1 D% p2 |" W

% n' W# K" n  C7 H" M( L0 i; {( w wtbmceyhl2o64056964427.png % \( [( J0 s  d4 h0 t

D) {+ O9 w% B 3yhnhibva2j64056964527.png

                     
& k$ A' b. {6 b' }6 g. I


1 P3 p0 F  |1 u9 C关于我们：
深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。
; T% y* b$ D  `* }' p! N
http://www.latitudeda.com/
（点击上方名片关注我们，发现更多精彩内容）