TSMC的互补型场效应晶体管(CFET)技术

逍遥设计自动化

引言
半导体行业在晶体管架构方面经历了显著的演变。从传统平面设计到FinFET，再到更先进的架构，每一次转变都源于对更好性能和持续缩放的追求。本文探讨这一发展历程中的突破——互补型场效应晶体管(CFET)技术。
* N1 N/ V, w2 q& o2 W3 Y

loju3g41fle64046309945.png

, Q! u5 e( \" Z; \5 A9 L- g

vhyijjaqyhv64046310046.png

图1：展示了从FinFET到NSFET最后到CFET的晶体管架构演变，显示了工艺复杂度随架构进步而增加。

1
走向CFET的发展历程
大约十年前，半导体工业从平面晶体管转向FinFET架构。这一转变是由FinFET器件优异的静电完整性和可扩展性推动的，使栅极间距和单元高度的持续缩放成为可能。行业已经成功运用了多代FinFET技术，但在推进半导体缩放极限的过程中，出现了新的架构——纳米片场效应晶体管(NSFET)，也称为环栅(GAA)技术。
% E( ^: G% s' d, [, U2 U% e0 ^6 l

p5dxflo23my64046310146.png

图2：说明了CFET如何通过nFET和pFET的垂直堆叠实现1.5-2倍密度缩放，比较了传统CMOS架构与CFET在反相器和SRAM配置中的实现。
+ t; h0 N# V* S- a- J; M
2 {9 T, N$ G* n3 i! _2
CFET：新一代架构
9 G, T% C) [5 f1 r% nCFET代表了晶体管设计的重大进步。通过垂直堆叠nFET和pFET器件，CFET在相同栅极间距下提供了比传统CMOS架构高约1.5到2倍的密度。这种密度提升来自创新的垂直排列，但垂直局部互连所需的空间在一定程度上限制了缩放效益。
; G0 ^" _$ q8 s' q

4iq1jh3hq0o64046310246.png

7 R+ |: m+ V% A- h7 D2 D- Z: N图3：详细的工艺流程图，显示了顶部nFET和底部pFET器件单片3D堆叠CFET制造的关键步骤。

! Y3 g& c. X' Q3
技术实现和制造
7 [; F- O$ k+ ?' ?CFET器件的制造涉及复杂的工艺，始于SiGe/Si超晶格堆栈的制作。CFET设计的独特之处在于包含了高锗含量的SiGe层，作为中间电介质隔离(MDI)形成的占位符。

yn4utg15wts64046310346.png

图4：比较传统NSFET和CFET的SiGe/Si超晶格堆叠方案，显示晶格失配指数作为质量指标。
  S3 Z& P9 h* v3 s9 I" i4 L
制造工艺采用最先进的技术，包括：
# H# ?2 K+ w/ Y' x7 S8 j$ Y用于纳米片堆栈图形化的极紫外光刻
浅沟槽隔离(STI)形成
栅极间隔物沉积
源极-漏极外延生长

3xkeelgmzhr64046310446.png

图5：48nm栅极间距单片CFET的TEM演示，显示了具有共享金属栅极结构的nFET在pFET上方的垂直集成。
( I3 l1 Y, \# A/ l1 m5 w
' ?: T. X  x3 C: w! ~. T4
3 D1 G( e- g! B) }器件结构和集成
8 H. j2 M0 N) p: {, H  H1 f" qCFET结构包含多个创新特征以确保最佳性能。关键要素是中间电介质隔离(MDI)和内部间隔物(INSP)的实现，基于锗含量实现SiGe的选择性刻蚀。

s2bkurildk264046310547.png

图6：详细示意图显示了3D堆叠CFET结构，分别用于nFET和pFET电气表征的独立配置。
  T" i+ v! l& Z$ w: g6 n
4 B8 Q, j4 C3 ?. `% R9 T

42zhnounlho64046310647.png

6 t1 @* G0 C1 b4 T1 G图7：完整3D堆叠CFET结构的示意图，显示同一晶圆上的nFET和pFET触点。
! P8 [' S; J4 m4 A
/ a, G( E) a! a) C3 o+ R5
性能和结果
CFET器件的电气特性显示出优异的结果。nFET和pFET都展现出优秀的性能指标：

htrwmx2en3m64046310747.png

8 v( h4 g3 P4 @# e  A8 @图8：显示nFET和pFET器件存活率超过90%的图表，以及用于评估的存活标准。

) M* {) F' L3 U3 w5 [

ofmli1yacjw64046310847.png

, P7 j( P3 Z# v) {. h$ A+ t图9：Id-Vgs特性曲线，展示nFET和pFET器件优异的亚阈值摆幅性能。
. ?' R9 F) u9 A. b8 p
# Q$ e; L# J- |. G6 S1 c0 n器件实现了nFET为75mV/dec和pFET为73mV/dec的亚阈值摆幅，漏极诱发势垒降低(DIBL)值分别为50mV/V和45mV/V。
( H$ P, z. o, Z2 I

ommdsth2xil64046310947.png

5 m0 W; T6 E, S' ]  v6 \0 j$ V+ v图10：Id-Vds特性曲线，显示两种晶体管类型的高开启状态性能。
7 `) J  I) r# f: ~2 T3 Y* l
$ G* z% J, B; s7 H6
未来展望和挑战
" ~# M, }. A+ K9 L8 j! fCFET技术虽然展现出优异性能，但仍面临一些挑战。堆叠的nFET和pFET之间的垂直局部连接和隔离集成仍然复杂。然而，48nm栅极间距器件的成功展示为未来发展奠定了基础。
' D! f, R  b  A. U7 M
通过持续的开发和优化，CFET能够实现逻辑技术的进一步缩放，同时保持或改善器件性能。这些器件在48nm栅极间距上的成功展示为半导体技术的创新指明了方向。

! O) e7 v* I& k. H参考文献
) I3 P! d2 M/ {+ b* A[1] S. Liao et al., "Complementary Field-Effect Transistor (CFET) Demonstration at 48nm Gate Pitch for Future Logic Technology Scaling," in 2023 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2023, pp. 979-983.
# `* Q9 s3 d7 w8 t+ Z2 {END
5 L  x1 x2 p: N1 k# M% q2 y; V4 [
, s# I& r+ A$ F* d: {3 ?  k软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
  p: w( ]" A8 Z- ^. b点击左下角"阅读原文"马上申请

欢迎转载

5 }9 I, d& T& c7 u* _2 E% Y转载请注明出处，请勿修改内容和删除作者信息！

0 p- a1 b. M8 }* j; d5 K4 X

lloosb3blvl64046311048.gif

5 c( d- Z' U; C; k" ?
关注我们
, X$ M. F7 b. W7 S. k
" f5 }0 `# S1 U" h) {) A

lli3m2by0z364046311148.png

wakjhnykkca64046311248.png " V! \0 W: m* b

. B: q+ ~4 M! N; H4 f nt2cnhapprf64046311348.png 3 s2 S0 Y9 c) G/ U2 }

                     
4 h4 q, }$ V6 ~. I3 v

8 m- `4 y6 a$ W2 b0 L( z
7 @9 G4 {6 A; |5 m* m+ \关于我们：
. H, w) n5 A) @8 d5 {- u4 m4 C深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。
. l3 s+ ^5 n$ `2 W
( `& ~9 H* S' X/ `& z  D1 U( B2 n0 ghttp://www.latitudeda.com/
& i+ `9 e* t" V. m5 \9 D& w（点击上方名片关注我们，发现更多精彩内容）