IMEC更新 | Chiplet技术的测试挑战与解决方案

逍遥设计自动化

引言
6 @% G& o2 X, C8 l% TChiplet是具有特定功能的模块化芯片，这些芯片单独制造，然后互连形成更大的系统。与传统的单片系统芯片（SoC）设计相比，提供了更好的多样性、可扩展性和性能优势。随着全球Chiplet市场预计每年增长超过42%，了解与这项创新技术相关的测试挑战和解决方案变得非常重要。

3 |, [) ?" e8 n6 _* t4 c& b本文将探讨Chiplet的世界，重点关注电气测试的重要性、测试协议的最新进展以及业界正在进行的测试方法标准化努力[1]。

o0lzffknfg464050446714.jpg

3 l  {4 H% Y- X3 O! m
) |/ ~3 @: y6 _/ Q* lChiplet测试的重要性
Chiplet的电气测试对确保异构架构的可靠性、功能性和互操作性至关重要。由于Chiplet经常来自不同的来源，在最终集成系统中保持一致的质量和性能成为重大挑战。

质量和可靠性标准
Chiplet的质量指制造时的状态。与单片SoC一样，Chiplet必须满足特定的质量标准，这些标准因应用领域而异。这些标准涵盖性能和功能等方面。
) @  w8 R. _1 n9 q& Q2 j1 O
尽管进行了严格的测试，一些缺陷可能仍未被检测到，并逃逸到最终的Chiplet中。这些"测试逃逸"以每百万缺陷部件（dppm）来衡量。对于手机等消费电子产品，典型的容忍度是100 dppm，这意味着每百万个Chiplet中，可以接受100个有缺陷的产品。
6 c0 Y2 H. a8 n, a9 ^
* w- S0 O3 ~; u$ l然而，某些行业要求更严格的标准。例如，汽车行业通常要求"0 dppm"（实际上转化为个位数dppm）。这种严格性是由于车辆电子设备的关键性质，即使是小故障也可能带来严重的安全隐患。
* }1 @& ?" R2 j9 J: |
. d( P6 U$ \; h2 g  g6 J" H+ m

dbude0iqibh64050446814.png

: M7 a8 ?" D! j# K2 j0 h' G图1：展示了一个包含三个Chiplet的3D堆叠的横截面，显示了形成测试激励和响应"电梯"的设计即测试（DfT）元素。

测试阶段
基于Chiplet的集成线路通常比单片SoC经历更多的测试阶段：

预绑定测试：检查单个Chiplet，确保符合规格且无缺陷。

互连测试：验证Chiplet之间互连的完整性和可靠性。

组装后测试：Chiplet组装完成后，对整个设计进行评估。
[/ol]

标准化努力
测试基于Chiplet设计的一个主要挑战是确保测试激励能够到达每个Chiplet，并且能够有效读出响应。为解决这个问题，业界领导者已经开始了标准化努力，以确保来自不同来源的Chiplet之间的兼容性。


- [8 k' ?0 D1 Q- YIEEE Std 1838? 3D设计即测试标准
作为纳米电子和数字技术领域领先的研究和创新中心，imec发起了IEEE Std 1838? 3D设计即测试（DfT）的标准化。该标准规定了允许测试激励和响应通过多个堆叠Chiplet传输的DfT结构。
2 @* R3 X0 ^9 K5 M9 M# F
5 I; b1 [/ I$ t6 c: F1 V例如，要测试四个堆叠中的第三个Chiplet，第一和第二个Chiplet必须具有标准化的DfT结构，以便于测试数据的传输。自2020年以来，所有主要的电子设计自动化（EDA）软件公司都遵循IEEE Std 1838?标准，确保了整个行业对Chiplet测试的一致性方法。

  X- R% A* n3 [3 n0 Z" I  @通用Chiplet互连快车（UCIe）
8 m! A' S% k) q& \7 J( x% U另一项关键的标准化努力是通用Chiplet互连快车（UCIe）。该标准专注于裸片或Chiplet之间的互连，超越了竞争的界限。UCIe确保来自不同供应商的Chiplet能够有效通信，这对Chiplet技术的广泛采用很重要。

互连测试的进展
' B) b# \! c1 F$ ]  J, q' |传统的互连测试方法主要针对硬开路和短路缺陷。然而，最近的进展导致了更全面的测试方法。

0 C5 ?4 \( f* ]0 G1 E  g

3ptzkxf3fbj64050446914.png

图2：显示了各种微凸点缺陷的扫描电镜照片，包括电阻性变体，这些现在可以通过imec的E2I-TEST方法检测到。

Imec的E2I-TEST方法
Imec提出了一种改进的互连测试生成方法，称为E2I-TEST。这种方法相比传统方法有几个优势：

提高效果：E2I-TEST覆盖了弱缺陷变体，包括高电阻短路和低电阻开路缺陷，这些缺陷通常被以前的方法忽视。

提高效率：通过仅考虑相邻互连之间的短路，该方法减少了所需的测试模式数量。

可扩展性：E2I-TEST将测试模式数量与互连数量解耦，使其更适合未来互连密度不断增加的Chiplet设计。
[/ol]
! P) K9 O. N( F1 M: B
挑战和未来方向
随着Chiplet技术的不断发展，出现了几个挑战和机遇：

异构集成：随着来自不同供应商和工艺节点的Chiplet的组合，确保无缝集成和测试变得更加复杂。

已知良好裸片（KGD）测试：开发高效的方法来测试集成前的单个Chiplet对降低总体成本和提高良率至关重要。

热管理：随着3D堆叠的应用，在测试过程中管理热量散发变得更具挑战性，需要创新的解决方案。

测试访问：随着Chiplet设计变得更加复杂，确保对所有组件的充分测试访问，同时不影响性能或增加成本，仍然是一个重大挑战。

人工智能辅助测试：利用人工智能和机器学习技术优化测试模式并预测潜在故障模式是一个新兴的研究领域。
$ _2 [1 ~4 u- S& |, r" W4 q[/ol]
结论
Chiplet技术代表了半导体设计的重大进步，为性能、可扩展性和成本效益提供了新的可能性。然而，从单片SoC到基于Chiplet的设计的转变也带来了测试和质量保证方面的新挑战。

" a0 A3 g: m) l* J* m通过IEEE Std 1838?和UCIe等标准化努力，以及E2I-TEST等创新测试方法，业界正在解决这些挑战。随着Chiplet技术的成熟，可以期待测试方法的进一步发展，确保这种有前景的方法在各种应用中发挥全部潜力，从消费电子到汽车等领域。
: f  i! I0 u4 }' o. m' y, b6 @0 {3 U

5 i# a% ?( y, x( g+ Z+ n参考文献
3 _/ y' h/ {! g[1] F. Author, "Chiplet Test: Piecing Together the Next Generation of Chips - Part 2," 3D InCites, Jul. 2024. [Online]. Available: https://www.3dincites.com/2024/07/chiplet-test-piecing-together-the-next-generation-of-chips-part-2/. [Accessed: Aug. 25, 2024].

& c' `. L4 ]1 |5 _$ s- END -

软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
: B3 U+ [& e" D! W/ Z0 e& S点击左下角"阅读原文"马上申请
; A8 t! Q9 D8 j6 V9 w
欢迎转载
1 ~+ x! ?: m) b. b8 n
转载请注明出处，请勿修改内容和删除作者信息！



1 k* Z0 f5 W# i8 |

efvy0tjrmun64050447014.gif

) Z# C) H( E: h* }! U
关注我们

; ~1 O1 N" Z. U, V, @7 s7 U

do01s2qoyxb64050447114.png

) x5 c+ G8 g3 v* q' M. L! x+ G jpd5rurhpjy64050447214.png 5 ~! F  }2 f$ c* K

8 k: L0 B  r  l- }- L. {9 a8 r- a qppm3pmktdt64050447315.png

                     
2 v% @4 w0 L* C# t' q

( i+ X/ F, @7 C: Z* X) n2 n+ Z5 H
( |+ N+ P. z# H; L" i' I关于我们：
深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。

http://www.latitudeda.com/
2 |( D6 M7 O- {$ d  F6 {（点击上方名片关注我们，发现更多精彩内容）