IMEC更新 | 背面供电网络革新芯片设计

逍遥设计自动化

引言
  I  E# Z8 R* e4 I& ?随着半导体技术不断进步，传统的集成电路供电方法正面临重大挑战。现代芯片日益增加的复杂性和密度已经推动正面供电网络达到极限，促使研究人员和制造商探索创新解决方案。背面供电网络（BSPDN）就是受到广泛关注的方案。本文将探讨BSPDN的概念、优势、关键技术以及在2D和3D芯片设计中的潜在应用[1]。
! Y) N: E$ M& _( r5 f# l
& q9 O& y: D" z- a4 r, B理解供电网络
在探讨背面供电之前，了解传统供电网络的运作方式很有必要。在常规芯片设计中，电源通过晶圆正面的后端金属层（BEOL）供应。这种方法已经服务于业界数十年，但随着芯片设计日益复杂，正面供电方式逐渐显现出问题。

ei1vtcchewg6402429943.png

( C, J! [0 m* B$ u# L8 w图1：传统正面供电网络的示意图。该图说明了电源如何通过BEOL的多个金属层供应。
: g/ Q! Y; }7 ?5 t" D( |6 m" @
在传统的正面供电网络中，电源需要穿过15-20层BEOL堆栈。随着金属线和通孔在接近晶体管时变得更窄，其电阻增加，导致功率损耗和电压降。这种现象被称为IR降，在每一代新技术中变得更加明显，使得在电压调节器和晶体管之间保持所需的10%功率损耗余量变得更具挑战性。
" I. q  r+ R6 ]/ W, P0 S
0 D7 r+ ]! H+ K1 k0 U
背面供电的概念
背面供电网络提供了新颖的方法来解决正面供电的局限性。其基本思想是通过将整个供电分配移到硅晶圆的背面，从而将供电网络与信号网络分离。

" w- J8 [- \8 A# b* ^, @

lxnhxy20woj6402430043.png

图2：背面供电网络允许将供电与信号网络分离。该图展示了如何直接从晶圆背面向晶体管供电。
+ O/ k& A) _: w/ b, i
在BSPDN配置中，电源通过晶圆背面更宽、电阻更小的金属线直接供应到标准单元。这种方法消除了电源需要通过复杂BEOL堆栈的必要，提供了几个优势：
1. 降低IR降
2. 改善供电性能
# Z! O. F1 R0 [3. 减少BEOL中的布线拥塞
8 j6 j+ c9 `% C2 Y8 `8 [4 I+ h$ g! {' V4. 有可能进一步缩小标准单元高度

- W) D% \+ o4 g实现BSPDN的关键技术
3 K% e6 @. E" h* w$ \( ]两项关键技术使背面供电网络的实现成为可能：埋入式电源轨（BPRs）和纳米级硅通孔（nTSVs）。
/ I1 [- v& H9 o7 r2 k! |9 P
/ i& Z1 ?: k! G. X/ Z+ u1. 埋入式电源轨（BPRs）
BPRs是埋在晶体管下方的金属线构造，部分位于硅基板内，部分位于浅沟槽隔离氧化物内。BPRs取代了传统上在BEOL标准单元级实现的VDD和VSS电源轨。

7 ?. o; c* j( i- S& BBPRs的优势包括：
% y, N" D8 [6 }) _

减少BEOL中的金属轨道数量

进一步缩小标准单元高度

当垂直于标准单元设计时，可降低IR降

2. 纳米级硅通孔（nTSVs）
nTSVs是在薄化晶圆背面处理的高纵横比通孔。当与BPRs结合时，可以实现从晶圆背面到前端活性器件的高效供电。
) h8 L/ b1 @& m- x- K

h3pzcaakdlb6402430144.jpg

图3：通过BPRs和nTSVs连接到晶圆背面的纳米片的背面供电网络实现示意图。该图说明了BPRs和nTSVs在BSPDN设计中的集成。
- p! u, ]3 {: R/ r, ]) A' a9 w
量化BSPDN的优势
Imec与Arm合作进行的研究证明了背面供电的显着优势。在先进的CPU设计上进行的模拟比较了三种供电方法：

常规正面供电

带BPRs的正面供电

带nTSVs落在BPRs上的背面供电
: b/ Y& {' o. z5 |9 g. O) z[/ol]

! i: l9 x* o% @; |

hwvgu2sd5tn6402430244.jpg

图4：比较不同供电方法的动态IR降。该图显示了带BPRs和nTSVs的背面供电的卓越性能。

) t, r/ O5 F- J4 _. t9 p+ k结果令人瞩目：
5 W! V# d: V& {

带BPRs的正面供电与传统正面供电相比，IR降降低了约1.7倍。

带BPRs的背面供电实现了令人印象深刻的7倍IR降降低。
4 a6 H4 |6 M* |7 @7 t7 ]" d
这些发现清楚地展示了BSPDN在先进芯片设计中显着改善供电效率的潜力。
$ s9 H" u" P8 F8 d* G" \
BSPDN实现的工艺流程
, u# d- |& U3 a: q  i实现背面供电网络涉及几个关键步骤。让我们探讨创建带有落在BPRs上的nTSVs的BSPDN的整体工艺流程。

5nm1ljm0ge26402430344.jpg

图5：带BPRs连接到nTSVs的背面供电网络的工艺流程。该图概述了制造BSPDN的关键步骤。

步骤1：带埋入式电源轨的正面处理
该过程始于在300毫米硅晶圆上生长SiGe层，然后是薄硅帽层。在浅沟槽隔离之后定义埋入式电源轨，在硅帽层中刻蚀沟槽并填充氧化物衬里和金属（通常是W或Ru）。然后对电源轨进行回刻并用电介质封顶。完成器件处理（例如，缩小的FinFETs），并将BPRs连接到晶体管的源极/漏极区域。

3 l) m# K( {) F" A步骤2：晶圆对晶圆键合和晶圆减薄
: E5 v: z3 m$ a# R含有器件和BPRs的晶圆翻转并使用SiCN-to-SiCN介电融合键合与载体晶圆键合。然后将第一个晶圆的背面减薄以暴露SiGe刻蚀停止层，随后移除该层。

* t9 \( `; |7 O# G5 {+ V8 B步骤3：nTSV处理和与BPRs的连接
1 s1 {. o7 z1 s6 t. F+ z" r在沉积背面钝化层后，通过硅刻蚀nTSVs，落在BPR的顶端。nTSVs用氧化物衬里和金属（W）填充，并以200纳米的间距集成。通过添加一个或多个背面金属层完成该过程，将晶圆背面通过nTSVs连接到BPR。
& v. T" U6 i4 t1 g9 Y3 o
8 _3 e1 D( y# T; E: T关键工艺步骤和挑战
( v1 ~' l8 U# h' r1 f6 d2 Y实现BSPDN引入了几个新的芯片制造步骤，每个步骤都有自身的挑战：
+ N, S' p% h3 ~# X2 y
1. BPR实现
在前端（FEOL）引入金属需要仔细考虑材料选择和工艺集成。耐火金属如Ru或W由于在后续器件制造过程中对高温的抵抗力而显示出潜力。

3 _* o2 X+ J, g# w' @4 ~5 |6 v' s/ ^' ]2. 极端晶圆减薄
将晶圆减薄到几百纳米对于暴露nTSVs和最小化其电阻率很重要。这个过程需要精确控制厚度变化和选择性刻蚀技术。
) D- \- B' W( X& X, a. n
3. 晶圆键合和nTSV/BPR对准
; z7 v7 ?- B. S/ h: k4 \晶圆键合步骤可能引入扭曲，这对nTSVs与底部BPR层的精确对准提出了挑战。采用先进的光刻校正技术以实现小于10纳米的重叠误差。
/ @8 j/ P: u& Y' B+ G
4. 热管理
8 X9 L  }8 n0 r- Z& p硅基板的极端减薄引起了对器件自加热的担忧。初步建模表明，晶圆背面的金属线可以提供额外的横向热扩散来缓解这种效应。
; Q  w! q3 y* }: C" A
# Z, w! ^$ i. o$ D6 E3 a2 ?性能验证
为了评估BSPDN实现对器件性能的影响，imec使用描述的制造流程构建了一个测试载体。缩小的FinFETs通过320纳米深的nTSVs连接到晶圆背面的BPRs上。
* G. B) U# K7 @2 C5 w
4 [* Z3 n  t; n" E. y; e

ydwjhycw1my6402430444.jpg

( N7 e- h7 H$ J) u图6：显示连接到晶圆背面和正面的缩小FinFETs的TEM图像。该图展示了BSPDN与活性器件的成功集成。
- ?, [% T, N* A" ]1 q$ j; n
结果令人鼓舞：

FinFET性能没有因BPR实现和背面处理而降低。

在工艺结束时的退火步骤确保了最佳的器件特性。
/ c0 |* H, g$ }
这些发现验证了BSPDN实现的可行性，且不会影响器件性能。
3 _& N9 E+ F3 C
6 r# M) o0 M; u' B/ ?9 Q应用和未来前景
背面供电网络在先进半导体技术中有广泛的潜在应用：
7 r7 J+ Y  J& g' E

1. 先进逻辑集成电路
& B9 J' M. T" J) F% v一些芯片制造商已宣布计划在2纳米节点及以后的逻辑集成电路中引入BSPDNs。这项技术特别适合6T标准单元中的纳米片晶体管，有可能使标准单元高度低于6T。

2. 3D片上系统（3D-SOCs）
BSPDNs在改善3D-SOCs性能方面具有巨大潜力。在内存-逻辑分区设计中，逻辑晶圆的背面可用于供电，而内存晶圆则键合到正面。

abr3sq41tjo6402430544.png

9 p3 y* s- F6 z1 |图7：带背面供电实现的3D-SOC示意图。该图说明了BSPDN如何集成到3D芯片设计中。

' F0 T% N. ?* ^2 B7 \# e7 L对这种配置的模拟显示了令人印象深刻的结果：

底部裸片平均IR降降低81%

与传统正面供电相比，峰值IR降降低77%

1 H+ q1 }5 d- i0 g) o* g这些发现表明BSPDNs非常适合先进CMOS节点的3D IC供电。

3. 扩展功能
利用晶圆自由背面的概念可以扩展到包含其他功能：
) ~- R* j0 p# g( l$ M! {

实现I/O设备

集成ESD保护设备

集成去耦电容
- }9 J9 I% u$ M1 c
% Y9 b- M+ U4 c% D& i; b! o6 {7 j5 D例如，Imec已经证明了在背面集成2.5D金属-绝缘体-金属电容（MIMCAP），将电容密度提高了4到5倍，进一步改善了IR降性能。
6 q/ n: U  ~% ?+ ]
结论
6 e# f" r; z' U  o" }& v* {& H背面供电网络代表了芯片设计的范式转变，在供电效率、IR降减少和布线拥塞缓解方面提供了显着改进。随着半导体行业继续推动晶体管缩放和3D集成的边界，BSPDNs有望在实现下一代高性能、节能集成电路中发挥关键作用。
$ ]5 g& a/ A$ [8 c: C' t6 g: V+ k- J
关键技术如埋入式电源轨和纳米级硅通孔的成功演示为BSPDNs的实际实现奠定了基础。虽然在极端晶圆减薄和热管理等领域仍存在挑战，但持续的研究和开发努力正在迅速解决这些问题。

  H; P) x/ h/ C' I, M- |; sBSPDNs的潜在应用范围超越了传统的2D集成电路，涵盖了先进的3D-SOCs和新颖的芯片架构。将供电与信号布线分离的能力为芯片设计开辟了新的可能性，有望在更小的形态因子中实现更高的性能、更低的功耗和增加的功能。


0 V/ x4 B# Y# n. Q, R& m参考来源
[1] F. Author, "How to Power Chips from the Backside," imec, Jul. 2024. [Online]. Available: https://www.imec-int.com/en/articles/how-power-chips-backside. [Accessed: Aug. 25, 2024].

- END -
& e8 W5 i3 @! t; T3 X
8 O8 J! l/ b, F5 l软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
点击左下角"阅读原文"马上申请

欢迎转载
4 K# q! H9 k3 `8 Y) Y
转载请注明出处，请勿修改内容和删除作者信息！


& @; Z  Y& k  n+ K( |

ugqmxlke1kw6402430644.gif

0 u9 R. Z- @! u/ U9 M1 A$ p# k- G
关注我们
; _/ t) S! m# O! w

ascn3m3dxbq6402430744.png 9 i' U3 H+ w3 \: P: h

fekquppmhr36402430844.png

* q- Q% t. m4 p: l4 ? dl1501mupmz6402430944.png ; `  ?! Q# O- S% [9 P' c: t

                     

& w: |8 ]0 {1 x( l
. ^# m: T' n2 T& n
关于我们：
深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。

http://www.latitudeda.com/
（点击上方名片关注我们，发现更多精彩内容）