|
|
引言
/ B+ @: A+ r5 l, k/ G4 e# B# M数字计算、移动性和连接性需求的不断增长正推动微电子行业向高度集成、微型化、高性能和低功耗的技术方向发展。随着传统摩尔定律缩放面临挑战，业界正转向替代性的先进封装架构和异构集成技术。有前景的方法是创建极大面积集成电路（ELAICs），也称为"超级芯片"，将多个Chiplet组合到单个封装中，共享一个互连平台[1]。
0 B0 w5 G0 ?2 i2 x5 V
cqrgwtunypp6402427433.png
& A8 E+ `9 [( ~2 d a
* m+ Y) p! Y4 y% y+ V0 t! S$ P) E
超级芯片概念0 D% y% D. J( Y8 j4 y8 W4 G; z: e+ q
超级芯片方法有助于重新构建异构芯片拼接，开发具有所需电路密度和性能的高度复杂系统。这种方法允许集成多个处理器和加速器芯片，实现最小的芯片间距离、片上存储、更高带宽连接和改进的热管理。
4 Y2 v$ v+ e. S4 |
xu3q235pdat6402427533.png
( [: |. h, P) C% |) ?
图1：说明了超级芯片概念，比较了常规封装（左侧，单个芯片附着在基板上）和超级芯片（右侧，所有芯片组合在单一平面上，每个芯片至少有两个最近邻芯片用于互连）。
, n3 V% _0 w4 s. }4 ~. d3 ?6 i' r, I
超级芯片方法的主要优势包括：将已知良好的芯片组合，创建表现如同极大单一异构芯片的系统提供激进的互连间距缩放，实现真正的工艺节点互换性实现类似芯片的电路内容，具有良好的芯片间平面度提供内置散热器，实现更好的热解决方案支持混合材料构造，具有高硅密度允许有源对有源键合，实现Chiplet的混搭通过热效率高的硅布局处理更高的功率密度1 [* t" ]9 |# W. M7 w+ a. l
[/ol]* c2 j1 n% r' ^2 k
ELAIC制造工艺( U; i2 h1 r/ `0 @3 P
ELAIC制造工艺涉及几个关键步骤：在处理晶圆上组装已知良好的裸片沉积介电层形成重分布层（RDLs）通孔蚀刻和金属沉积微凸点制造，用于倒装芯片连接! X# M! b! j2 N
[/ol]
/ M3 R* G2 c3 U- _; _& E: D! S" v; U `( p3 V" N6 |
u3xulg1a1zo6402427633.png
1 Y: I" p, N( a8 I& g& ?
图2：展示了ELAIC构建的工艺流程，包括裸片放置、介电层沉积、RDL形成和微凸点制造。( }" C; {% K$ M, y
0 Q) z) N2 l( j* }$ z0 vELAIC工艺的主要目标是实现芯片之间的窄间隙（5-20μm），使芯片间互连长度短（50-500μm）。这种方法允许更多的物理线路用于I/O连接，从而实现低延迟、低功耗和高带宽的芯片间通信。9 d, \2 ^7 |! ^& q
8 Y8 X2 ?/ R' E! V* f1 |+ A
ELAIC物理特性表征" w1 Z6 J3 j& Q
使用多种无损分析技术来表征ELAIC器件，包括扫描电子显微镜（SEM）、共焦显微镜、X射线成像和光学显微镜。这些技术有助于评估关键制造步骤，如芯片间距离、芯片间平面度、介电层沉积、通孔形成、特征尺寸和微凸点制造。
7 P+ S, f5 G: ~3 w: F
hy1on213gak6402427733.png
4 m4 Y( R" V9 m; p: Q: ?
图3：显示了16芯片ELAIC assembly的SEM图像，展示了填充有介电材料的窄5-20μm芯片间距离。
8 A& n8 p4 I' c# r$ l% s% o+ ~' G. W/ N8 }. P: d- `& N! N' o2 I
1sxn4mb0eb36402427834.png
$ \: t& a* f( }" H( p
图4：呈现了4芯片ELAIC assembly的共焦显微镜数据，展示了制造工艺实现的芯片间平面度。% V+ k' g" s- m; ?/ G, \& s3 |
1 [% |% |' T c电气互连演示5 b/ w+ F7 x& f. s; q5 X7 U7 b
为了展示ELAIC方法的电气互连能力，在多芯片assembly上制造了无源和有源线路。
* S r: w5 a+ J4 t" i5 a7 v' {/ c s' C" q0 s, w: i
无源线路：6 g4 Q8 r4 O" w
在16芯片ELAIC assembly上使用单层和双层金属实现无源电气互连。这些互连具有1-10μm宽和5-20mm长的线路迹线，连接多个芯片。- f$ C3 a& _( Q2 D4 R( P; C
50fm41jzdj06402427934.png
: x% u4 C9 T+ G8 [! f- m p$ k
图5：展示了16芯片ELAIC assembly上各种无源线路演示，包括单金属层RDL、双金属层RDL和菊花链线路。
0 I3 @ n! f6 s2 x8 ^: l) N; H9 u. f
ngkqcn3op0r6402428034.png
! d: s3 L- s% G2 H& R
图6：说明了16芯片assembly上的无源互连线路演示，显示了连接芯片的线路的光学和SEM图像，以及测量的室温电阻数据。9 P% G; x5 v* U
- s: F& O$ _ `有源线路：
2 v! l$ v3 `7 z3 C! Z( N为了评估ELAIC结构对有源元件的适用性，将含有三层约瑟夫森结（JJs）的超导芯片集成到该平台中。制造并在4.2K下测试了多个4芯片ELAIC器件，以测量JJs的I-V特性。
1 g& p5 V/ I2 c9 }" U; G
lg0jtc4pwky6402428135.png
" K7 |; |1 {/ t8 U6 {; H
图7：显示了三个10mm x 10mm ELAIC样品连接到电路卡进行低温测试，以及通过Nb和金线连接芯片间JJ串联阵列的I-V特性。
) w/ p0 o2 b I- H+ F) t" n8 i, [2 u. w0 b* |- e
与单芯片解决方案的比较' |2 A. Z. L8 c
ELAIC方法相比传统单芯片解决方案具有几个优势：$ w8 m4 o, V' {# e) n; M
大面积线路的更高良率和成本效益
, O% n! U7 T6 f能够混搭不同技术节点和功能
. v' g! R# S5 J- X6 m/ A由于内置散热器效应，改善了热管理
% Z$ e+ P4 f ~/ m系统设计和优化的灵活性更大
- i. u3 ]+ d' R5 L[/ol]1 l: \ C8 U, `& |
- f O6 H i& r, b/ |5 w0 t
qk2frdwl3ky6402428235.png
# n; I+ {9 l9 }$ }图8：比较了单个20mm x 20mm芯片与等效的ELAIC assembly（由16个5mm x 5mm Chiplet重新组合而成），显示了两种配置的光学和X射线图像。1 B- R/ P6 D: v) B; C% w' M
( D- v+ j( K3 t/ \! n
倒装芯片ELAIC1 Q* l$ \; E5 D, t6 g" w2 |" Z
ELAIC概念可以扩展到倒装芯片键合，提供额外优势：各种成像应用的低成本多芯片读出IC assembly引入倒装芯片无硅有源/无源桥接，用于芯片间连接热优化的硅布局良率和节点优化带来的成本效益
& k; e- H3 J7 W" U[/ol]% F) W1 u3 X- n
0 w J# R1 ~4 [2 K
xwgwwpn050k6402428335.png
4 Q; e7 H0 D% W6 E" b
图9：演示了倒装芯片ELAIC概念，显示了20mm x 20mm 16芯片ELAIC、倒装芯片键合版本，以及从倒装芯片裸片刻蚀掉硅的无硅倒装芯片ELAIC。' w4 n% J( `" u9 |
* z1 w. f3 ~5 I9 y' E
wljmkgk01pu6402428435.png
" F: r" b! p* P: S) O8 f
图10：展示了由十六个20mm x 20mm芯片组成的80mm x 80mm超级芯片，以及倒装芯片键合版本和说明通过倒装芯片裸片进行芯片间连接选项的示意图。3 F5 j( ^& E: Z# ]0 L! Z. O3 v
0 t& o* j9 h( |: J/ M0 {. G应用和未来展望2 c ^; J8 @0 K6 N/ u; v; t
ELAIC方法适用于多种应用，包括：用于人工智能和深度学习的高性能计算（HPC）系统超导经典和量子计算大格式数字像素焦平面阵列光电子集成芯片拼接毫米波相控阵雷达阵列
2 x8 K1 I% [: K/ `& m[/ol]
X& c4 S3 T. p: e: z( s) j# k1 K随着对更复杂和强大计算系统需求的持续增长，超级芯片概念为克服传统单芯片设计的限制提供了有希望的解决方案。通过实现具有高密度互连和改进热管理的异构Chiplet集成，ELAICs为下一代计算架构铺设了基础，可以满足人工智能、量子计算等新兴应用的挑战。
: i2 u5 K/ I* A- [5 i
7 Y# k! M4 M/ A0 fELAIC技术的持续发展可能会集中在进一步减小芯片间距离、提高互连密度和优化热管理策略上。随着这种方法的成熟，有潜力彻底改变复杂电子系统的设计和制造，为未来的计算平台提供高水平的集成和性能。
$ i4 T- K7 a* U8 b$ ?
% T1 k/ t+ X7 o. |! E* m参考文献3 S! E' j% ]) a
[1] R. N. Das et al., "Heterogeneous chiplet integration to make megachips," in Chip Scale Review, vol. 28, no. 1, pp. 11-19, Jan.-Feb. 2024.
- m0 i4 L. r" d) E( i3 `( t6 N9 ]' k2 C% J* h9 i! f$ a
- END -6 |- Y% o8 d0 c+ e8 {
# b) D. ?/ e- ^3 }
软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
, [( p; C+ m4 V$ a: k点击左下角"阅读原文"马上申请; f" L" y4 M; h) @
, c$ ~* V, c# e
欢迎转载
3 S" N* n& A- H
# ]( `- k; K/ ~- B9 F. H转载请注明出处，请勿修改内容和删除作者信息！6 b @; e% [- p
7 ]9 `: j% v7 F* L# M. ?% y
4 C8 ^$ T. N3 l
$ D, y; L; a7 [+ [4 h/ A% t
aquczdd45vf6402428535.gif
- ]: ?$ A8 Z& u( n" g
! j* e8 ?; r" Z6 L关注我们" `) w- `$ k L0 z# n/ M7 w
6 I. |# l: U( |+ s% n% f& ?4 c5 h
) L7 W- q: p, H
uzkmtg4homj6402428635.png
' A! I9 ~ F3 Y3 o8 g
|
) ~) F z' o! q2 ~3 x5 r3 L
2yvgavctssw6402428735.png
* U `+ S _3 s4 q" R" S) ?1 b | ( Z. E7 p1 _# }7 H, H8 m% r; w
gq5vchau4nb6402428835.png
' K7 _& w( B' i3 z
|
- J' \ I n7 D% Z: s% g o- m
" U5 l! a! d' C. D. T' J, K% M
! b# e, z) t- s2 f
, |0 N% d" [- b. i关于我们：9 A- ]+ ?/ t, O' P8 h6 u
深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。
/ V9 p# P4 m5 q' A* F& O; s' b& X# R8 \/ b4 S3 o- j
http://www.latitudeda.com/
S! L$ Y2 D6 U: h5 w（点击上方名片关注我们，发现更多精彩内容） |
|
电子产业一站式赋能平台
窥视卡
置顶卡
变色卡
