以太网接口硬件知识

硬件电子工程师

以太网口是我们日常工程中常用的通信接口，以太网接口有很多种，本文将对常用以太网接口进行科普介绍。
  v7 u3 n, h, r% q1 B! @# n# k1、GMII接口1.1 GMII接口概述GMII接口属于源同步时钟类型（时钟与数据都是由同一芯片驱动），时钟速率125MHz，接口连接关系如图1所示，22根线，其中TX_EN, TX_ER, TXD这些信号同步于TX_CLK；RX_DV, RX_ER,

rvfw4c20fsb640446730.jpg

图1 GMII接口原理框图
: V& c+ S! m5 Z5 mRXD这些信号同步于RX_CLK。其它的两个信号CRS, COL只用于半双工模式，一般设计中不会用到，而且这两个信号与时钟是异步的，对这两个信号不做要求。各信号说明见表1。
; z9 |7 ~6 c( p5 T6 n表1 UTOPIA LEVEL 2接口信号说明
* t. w1 `2 p- w  g) O$ E$ k

信号名称	信号说明
TX_CLK	发送方向时钟信号 % j/ P; D4 E) {# t
TX_EN 9 d' B$ j7 x# X. R  A' y	发送方向使能信号 3 b0 T( F" q$ F3 ]1 r
TX_ER - y* c- N$ \2 Z; B, C5 r1 g# I	发送方向错误指示信号
TXD 7 z% U9 Z. Q4 y& U4 r  w	发送方向数据信号
RX_CLK	接收方向时钟信号
RX_DV - I& I4 i; C0 R+ F1 E0 y  i	接收方向使能信号 4 Q! B9 t2 K: e3 |& d
RX_ER : K+ C" J4 z+ q- ?, E	接收方向错误指示信号
RXD " n$ b4 J5 w3 F+ G! Z	接收方向数据信号
COL	碰撞指示信号 % ?) v; |% K+ a( g8 w7 e
CRS 0 W. Y) |3 R6 `0 ~/ g  E) u* h	载荷检测信号 & ?% [0 h3 b7 V5 i: R

1.2 设计原则1、要求同方向的时钟数据严格等长，即TX_EN, TX_ER, TXD这些控制/数据信号与TX_CLK等长；RX_DV, RX_ER, RXD这些控制/数据信号与RX_CLK等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于1cm（约0.1ns）。
2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）
4、因信号线较多，在布局允许情况下，PHY与MAC尽量靠近，减小高速信号受的串扰。
0 h1 L7 `. U4 n6 O2、RGMII接口概述2.1 RGMII接口概述RGMII属于源同步时钟类型，最初是由HP制定的一个GMII精简版专利标准，得到各大主流厂家的认可，成为一个普遍应用的关于xMII系列接口的标准。RGMII经历了1.0\1.1\1.2\1.2a\1.3\2.0几个版本。从2.0版本开始支持HSTL，之前的版本支持2.5V CMOS。
; P* d; \) Q6 L8 J0 b3 z4 ?* qTXC/RXC时钟频率支持125MHz，25MHz,2.5MHz，可以适配1000M,100M,10M速率。在时钟的上升沿和下降沿均进行数据采样，相比GMII接口，数据信号线收发方向各减半变为4根，信号线总共有12根。如图2和表2说明。

lsbxtraboix640446830.jpg

图2 RGMII接口原理框图
) W  n/ F! r8 H: s) i1 A表2 RGMII接口信号说明

信号 * \3 @8 O% u. r2 K3 E4 u	方向	说明
TXC ( O7 C( i. v  @$ ^( E. Q	MAC-->PHY + l* D* [7 j, t	发送时钟信号 3 v  c1 I4 ^) a3 q
TX[3:0]	MAC-->PHY	发送数据信号 2 n! A& C$ j6 R% I* M* h( d
TX_CTL	MAC-->PHY & F* u4 }1 N( e' A	发送控制信号
RXC	MAC - M9 i6 X. X7 E	接收时钟信号 3 r# P- l7 i; ?& V7 W# d4 @2 b  [$ m
RX[3:0] . y5 s8 g7 p' [2 L* Z5 Q3 T' r	MAC ; p$ M4 L8 Q5 z. i) C	接收数据信号 * Z, e- f& _9 E& Z7 T+ ?0 t4 a3 v9 q  i
RX_CTL	MAC 1 G* Q% U; D0 o# w) S: \& t: g	接收控制信号

2.2 设计原则1、要求同方向的时钟数据严格等长，即TX_CTL，TXD这些控制/数据信号与TXC等长；RX_CTL，RXD这些控制/数据信号与RXC等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于0.5cm（约0.05ns）。
+ Q% w0 ^- D) N  O, T) |9 [2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。
4、因信号线较多，在布局允许情况下，PHY与MAC尽量靠近，减小高速信号受的串扰，线长最好小于4000mil。
3、SS_SMII接口3.1 SS_SMII 接口概述SS_SMII（又叫S3MII）接口属于源同步时钟类型，接口原理框图如图3所示，时钟速率125M Hz；信号与时钟间的关系等同于GMII。

ajsi4wqghnc640446930.jpg

图3 S3MII接口原理框图
3.2 SS_SMII接口设计原则1、要求TX_SYNC, TXD信号与TX_CLK等长；RX_SYNC, RXD信号与RX_CLK等长。一般设计中，要求控制/数据信号与时钟信号的长度差不大于1cm（约0.1ns）。
2、要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
! F; T; T  A& Z+ D: D4 Y3、信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。
4、在时间允许的情况下，尽量对接口进行仿真。
4、SMII接口4.1 SMII接口概述SMII接口公共时钟模型（两端芯片的时钟来自共同的时钟BUFFER），时钟速率125M Hz，接口原理框图如图4所示；并不要求数据线与时钟等长。
: ?2 r1 S: H2 q4 b4.2 SMII接口设计原则设计时可以先考虑使REFCLK1, REFCLK2等长。
$ s8 P( `( |! c9 e4 H8 Q5 I3 T9 z[/ol]
1 J/ H  j" }1 O. F. P# Q. k

i4qtvlzsx0t640447031.jpg

* r( a  s8 ?4 o3 y& w$ Z, r图4 SMII接口原理框图
5 b  x. v' O2 z% S4 W2、要求SYNC，TXD，RXD这几个信号走线尽量短；（从芯片资料理论上看出这些线
; I9 e4 n' e: A$ v" |的最大长度为1.5ns，21cm；但由于芯片差异性较大，因此实际布线中尽量走短）。
要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性；
. S+ S6 E. P7 h1 Z5 d信号走线中要注意保持阻抗的连续性，尽量减少过孔数量（一般过孔数量在3个以内）。
# h6 F! J* w, Z# k[/ol]5、RMII接口5.1 RMII接口概述RMII接口属于公共时钟传输模型，时钟速率50M Hz；并不要求数据线与时钟等长。图5所示为RMII接口的原理框图。

1bjp3p1vsn0640447131.jpg

9 p' b4 Z# n7 s& T" `* J图5 RMII接口原理框图
2 A/ z- ^9 P: I; e9 _' _' ?5.2 RMII接口设计原则设计时可以先考虑使REFCLK1, REFCLK2等长。
要求其它的数据/控制信号走线尽量短；（RMII规范规定信号的驱动能力在包含负载输入电容情况下不小于12inch，也就是30cm；但由于芯片差异，实际布线情况下尽量短）。
2 R2 @3 n9 A' K6 D! R* p要求信号的发送端（包括时钟/数据/控制信号）串接33欧姆电阻以减小反射，提高信号完整性。
[/ol]6、MII接口MII接口属于公共时钟传输模型，时钟频率25M（100M以太网）或2.5M（10M以太网）。两个时钟都是由Phy发送给MAC的。接口框图如图6所示。另外，该接口的其它两个信号CRS、COL是异步信号，无特殊要求，故不在此图中画出。
# e% e% t- Y7 ~1 C对于MII信号，由于信号速率较低，因此在布线上无特殊要求，只要求Phy与MAC离的不要太远就可以了。
4 G5 p2 p% I! g! Q8 H8 b2 [

5gu0oyidcci640447231.jpg

6 g: {: [: l4 J% g图6 MII接口原理框图