编号:20170905 PCB公益评审报告

cesc

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)
4 B7 L' g( I: l------------------------------------------------------------------------------------
( J7 e# x; Z$ g/ v7 S. r/ K. G& s使用前请您先阅读以下条款:
4 Z+ e( z; u- d' s# L1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
5 Y( A( X9 D  A2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责 。
+ f5 ]( ]3 N$ I/ @7 m5 K------------------------------------------------------------------------------------
如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审
, Z$ i. X, ]/ t# J邮件格式：PCB公益评审+项目名称
邮件地址：pcbqa@fany-eda.com
' p- z9 i- }# l1 d) E3 z. b: S------------------------------------------------------------------------------------

1、四层叠层处理有问题，可以top跟bottom层走线、中间做两个地层来处理
4 Y6 b- t- c8 W% U8 h; l1 {+ u
% F1 V% J  h3 }

cesc

2、网口布局问题，esd器件要靠近网口放置、尽量让网口出来的差分断

  |5 \- a0 Y: O$ K* r, Z* v) y

cesc

3、PHY芯片应该要靠近网口放置，目前的布局差分走线非常长
9 p, t# X/ u4 ~6 Q/ d

cesc

4、电源输入输出通道太窄、载流不够，反馈信号要接到最后一个滤波电容之后


$ B; f6 z) ~& j0 C% y5 `
; A4 ~4 w: m% o9 v, y# n  |7 t+ Q$ ^

cesc

5、输出24V回路过孔是否足够、附近地孔数量应该匹配一致多

cesc

6、测试点应该放在走线的链路上，不然是stub线，这类问题很多，不一一截图

cesc

7、做走线等长时候，绕的间距太近、拐角很小、串扰会很大，要满足3W间距，板上此类问题很多


4 G" e" P- \3 f" O+ r! Y

# i) g9 T! L# `
8 q; m# D8 [4 N! F% ]

cesc

8、PHY芯片走线问题、RX、TX信号都是单端信号，不用走差分 ，RX信号走一起，TX的信号走一起，做等长设计
; c' p- R5 X& W1 F6 Z' u
! T, B5 a5 h+ j3 Z) q- w

' u1 v4 a% V$ x4 g$ l* t/ d

cesc

9、3.3V的电源因为是整板的电平，所以建议在第三层做一个完整的电源平面，现在走线走的比较乱

& S6 X& g. b% D: M) x+ m

cesc

" I% K7 a/ i6 Z0 \8 m. R' y
' T/ `+ d9 b$ t' e; R. ]10、走线不要出现直角或者锐角
8 ^/ W/ ?' v/ n2 P1 T$ W; X
2 D- A: j$ }: `0 N4 y+ i; o4 m



3 P$ S8 o' M* g4 a( O1 y

: H. ?( [* R6 d