编号:20170904 PCB公益评审报告

PCBQA

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)
------------------------------------------------------------------------------------
. C3 c; a3 {$ v; [使用前请您先阅读以下条款:
8 X0 N/ C8 z8 t7 f; E1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
# Y" R. s( P/ X* K3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责 。
: |0 r6 ]0 A# K# t' V  w------------------------------------------------------------------------------------
7 a* ^' a7 n. V/ p4 {( o) h如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审
邮件格式：PCB公益评审+项目名称
4 z( W* L+ m, p3 T5 U邮件地址：pcbqa@fany-eda.com
------------------------------------------------------------------------------------
3 z, X* ^( F. q1、走线金桔太近了，容易产生串扰，请满足3W规则 这样可以让串扰降到合理范围，速率越高要求越严格
) j7 c" O  R' e& u+ l. R5 i: K* _

PCBQA

% H; U/ r  _; {2 O; L! ~$ u2、这种地方是电源的载流瓶颈，电流不够 在这些过孔挡住了的地方 请适当加粗点 考虑实际的载流面积 不要两头大 中间小
$ H' Y& ]9 q& u. N
8 {. [7 b' }% _5 K

0 _  w' }* B  ~  o" }8 m: i# M, W

PCBQA

3、晶振走线和器件的摆放请采用π型滤波方式进行摆放和走线，并且走线间距尽量短一些

# }7 h2 k# W6 h- f; W
3 u5 f) Q5 S7 R$ M+ U
具体可以参考以下一下的要求
( L1 Y! [  R$ s" d/ b* M

布局要求：

1、布局整体紧凑，一般放置在主控的同一侧，靠近主控IC。

2、布局是尽量使电容分支要短（目的：减小寄生电容，）

3、晶振电路一般采用π型滤波形式，放置在晶振的前面。

布线要求：

1）走线采取类差分走线；

2）晶体走线需加粗处理：8-12mil，晶振按照普通单端阻抗线走线即可；

3）对信号采取包地处理，每隔50mil放置一个屏蔽地过孔。

4）晶体晶振本体下方所有层原则上不准许走线，特别是关键信号线。（晶体晶振为干扰源）。

5）不准许出现stub线头，防止天线效应，出现额外的干扰。

7、继电器为干扰源，请本体下面挖空处理。并且，走线需要加粗处理。

  O* j# u) ^; Y- ~  L

3 v0 D2 S0 O7 y2 L; _2 u- i0 C

) R* Q- k( ?1 h2 t( u/ B6 T

PCBQA

4、平面分割和正片敷铜其实是一样的 你的分割不合理 存在瓶颈 然后还存在孤铜 请拉开隔离带之间的间距  并且考虑分割的实际敷铜面积 不要造成瓶颈

" k8 S1 K/ k1 [

; D1 _3 n; }+ |* r# E) l

PCBQA

5、 板子存在开路DRC 这种板子做出来直接报废 请设计者认识到问题的严重性
' r& U1 D; W2 [3 g" ~9 o& d

# |! Y3 p# d6 `: F

PCBQA

6、DDR走线 请严格按照DDR的设计规范进行走线  布线满足3W原则，目前太近了

. L: x. _% {( P" Z

PCBQA

7、相邻层走线不要重叠，请调整一下
& [% \* L! @( v# M2 B
# D9 P) s% X  y0 r

PCBQA

8、其他问题 丝印没有调整 不满足生产要求  请调整还有其他细节请自己多检查

lfly07

很给力的资料，感谢楼主的分享。

songhexin8

强烈支持PCB联盟网网友资料分享，免费资源就是给力！