在《pcb设计丨电源设计的重要性》一文中，已经介绍了电源设计的总体要求，以及不同电路的相关布局布线等知识点，那么本篇内容，小编将以RK3588为例，为大家详细介绍其他支线电源的PCB设计。
1 D/ \' h2 B# }9 Q. l电源PCB设计 ( @" f+ \# K! n3 d3 o& z1 B5 T1 p
01 如下图（上）所示的滤波电容，原理图上靠近RK3588的VDD_CPU_BIG电源管脚绿线以内的去耦电容，务必放在对应的电源管脚背面，电容GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在芯片附近，而且需要摆放在电源分割来源的路径上。  , m- b& E# X' n
/ i5 | m# d4 H- |+ m7 _2 l$ J ! ]" T& j& O' o! e/ [: w
: {6 z9 n7 R# I6 u0 T02 RK3588芯片VDD_CPU_BIG0/1的电源管脚，保证每个管脚边上都有一个对应的过孔，并且顶层走“井”字形，交叉连接。 如下图是电源管脚扇出走线情况，建议走线线宽10mil。 
T% a, y# b$ h* C) R
* C* ~2 }1 ]! s, l" i9 P03 VDD_CPU_BIG0/1覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚路径都足够。 04 VDD_CPU_BIG的电源在外围换层时，要尽可能的多打电源过孔（12个及以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 05 VDD_CPU_BIG电流比较大需要双层覆铜，VDD_CPU_BIG 电源在CPU区域线宽合计不得小于 300mil，外围区域宽度不小于600mil。 尽量采用覆铜方式降低走线带来压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜），如下图所示。  2 s9 |9 k; z3 s4 @# V$ N: L
, A- u8 c% ^2 i7 R# U9 M
 1 F8 `1 ]3 }9 A" x. E
1 O1 [, e( Q) `& K+ w+ ]06 电源平面会被过孔反焊盘破坏，PCB设计时注意调整其他信号过孔的位置，使得电源的有效宽度满足要求。 下图L1为电源铜皮宽度58mil，由于过孔的反焊盘会破坏铜皮，导致实际有效过流宽度仅为L2+L3+L4=14.5mil。  , ^" ^. l& I, {+ @0 O# G
6 O& m. y' ?. Q2 t! v07 BIG0/1电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧12个，如下图所示。  # Q5 J6 R7 L, y. `) p ?# z9 r. E# O
5 [& k3 W/ b \0 s08 BIG电源PDN目标阻抗建议值，如下表和下图所示。 
- ~' Z( e2 A! a6 E6 n9 o# E. y% E k/ z4 v/ ?% x+ n
" o3 G4 p6 m8 f" O( [7 x3 `7 k7 _& s: j0 O/ S- u
电源PCB设计 VDD_LOGIC 01 VDD_LOGIC的覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚路径都足够。 02 如下图（上）所示，原理图上靠近RK3588的VDD_LOGIC电源管脚绿线以内的去耦电容，务必放在对应的电源管脚背面，电容的GND管脚尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并摆放在电源分割来源的路径上。 
/ P8 J9 ]6 ?5 Y: E" {* D+ p8 U% l# Z. g" `# N- W& o0 l5 ~
 , X% B1 t8 a; @$ g; x
. [% }7 l6 [; T* x0 e
03 RK3588芯片VDD_LOGIC的电源管脚，每个管脚需要对应一个过孔，并且顶层走“井”字形，交叉连接，如下图所示，建议走线线宽10mil。  / ^4 X+ e# I7 B, H
$ E/ s G7 h8 T& r9 A, J1 D$ q3 U& n
04 BIG0/1电源过孔40mil范围（过孔中心到过孔中心间VDD_LOGIC电源在CPU区域线宽不得小于120mil，外围区域宽度不小于200mil。 尽量采用覆铜方式，降低走线带来压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜），GND过孔数量建议≧12个。 
' u5 @- Y8 A! [3 w9 n! v# L1 P6 D- m# U, C! d, c; o' n+ a$ k
05 VDD_LOGIC的电源在外围换层时，要尽可能的多打电源过孔（8个以上10-20mil的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用，如下图所示。  & ?7 W" T2 M5 Q0 |
8 ]8 ?( ]- Y' n- b k06 电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧11个，如下图所示。  . n/ C/ T5 `* H7 b; U
. ?3 F7 I+ k- A
电源PCB设计 VDD_GPU 01 VDD_GPU的覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VDD_GPU 的电源在外围换层时，要尽可能的多打电源过孔（10个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠近RK3588的VDD_GPU电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并需要摆放在电源分割来源的路径上。  # M; C) y T- ~( \
+ v2 W; ?* t+ n) k" l: j+ ] ) r* X% p9 {1 _4 H& h- P$ i& n
& u8 }( l( S; h, W
04 RK3588芯片VDD_GPU的电源管脚，每个管脚需要对应一个过孔，并且顶层走“井”字形，交叉连接，如下图所示，建议走线线宽10mil。 
8 @8 s- s" e+ ^6 t( \. u# L: K3 w8 ?3 s
05 VDD_GPU电源在GPU区域线宽不得小于300mil，外围区域宽度不小于500mil，采用两层覆铜方式，降低走线带来压降。  " K: J% j( D9 n: p
7 t" ]% K. C3 t, z7 B' |06 电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧14个，如下图所示。 
$ ^- f0 I5 \4 `( t3 r3 |" T2 i8 E: a( ]% u
设计完PCB后，一定要做分析检查，才能让生产更顺利，这里推荐一款可以一键智能检测PCB布线布局最优方案的工具：华秋DFM软件，只需上传PCB/Gerber文件后，点击一键DFM分析，即可根据生产的工艺参数对设计的PCB板进行可制造性分析。 华秋DFM软件是国内首款免费PCB可制造性和装配分析软件，拥有300万+元件库，可轻松高效完成装配分析。其PCB裸板的分析功能，开发了19大项，52细项检查规则，PCBA组装的分析功能，开发了10大项，234细项检查规则。 基本可涵盖所有可能发生的制造性问题，能帮助设计工程师在生产前检查出可制造性问题，且能够满足工程师需要的多种场景，将产品研制的迭代次数降到最低，减少成本。  ! z1 W/ X3 f p" h
, V5 O4 y* M0 ^2 w
电源PCB设计 VDD_NPU 01 VDD_NPU的覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VDD_NPU的电源在外围换层时，要尽可能的多打电源过孔（7个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠RK3588的VDD_NPU电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并需要摆放在电源分割来源的路径上。 
1 J, g' k7 S* J; t0 ]4 b7 q5 r
Z7 @' U- v# P, d! B* }; d
. k. K) m( v/ j9 Z, Z' P5 b' y
/ m# T9 J5 V. M04 RK3588芯片VDD_NPU的电源管脚，每个管脚就近有一个对应过孔，并且顶层走“井”字形，交叉连接，如下图所示 ，建议走线线宽10mil。  ; h3 U) Y- o5 Q- r# D
U9 e- T+ z! F9 @05 VDD_NPU电源在NPU区域线宽不得小于300mil，外围区域宽度不小于500mil。 尽量采用覆铜方式，降低走线带来的压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜）。  , E) z' Y0 U8 E/ @! q; e
- L. @+ ?7 _$ W06 电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧9个。 
( @& s1 B+ t0 J3 v( _& O3 J, K9 P
电源PCB设计 VDD_CPU_LIT 01 VDD_CPU_LIT覆铜宽度需满足芯片电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VDD_CPU_LIT的电源在外围换层时，要尽可能的多打电源过孔（9个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠近RK3588的VDD_CPU_LIT电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并需要摆放在电源分割来源的路径上。  ) Z4 p% c3 D( K( E5 }) n
* }# J) z6 V( r) Z# p
; |7 s8 ]; N2 j9 t1 ?, k/ d! e- b$ T
04 RK3588芯片VDD_CPU_LIT的电源管脚，每个管脚就近有一个对应过孔，并且顶层走“井”字形，交叉连接，如下图建议走线线宽10mil。  ( m4 Z1 G) t M- w# A6 v
( y4 h) s S# M- A% _
05 VDD_CPU_LIT电源在CPU区域线宽不得小于120mil，外围区域宽度不小于300mil。 采用双层电源覆铜方式，降低走线带来压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜）。  ! I5 q# [* s* a0 m3 w" u3 @
; |1 f f- ?8 w6 e
06 电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧9个。 
6 v7 S. y5 j' S8 {+ B* G
9 ^5 i. |3 \# e' u% x2 Q1 N电源PCB设计 VDD_VDENC 01 VDD_VDENC覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VDD_VDENC电源在外围换层时，要尽可能的多打电源过孔（9个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠近RK3588的VDD_VDENC电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并需要摆放在电源分割来源的路径上。  0 v& s' f" q1 Y8 \
6 X4 Y2 k" ?& c( z: r# @8 j
 ) \8 A, d% @4 ~) U
) t* g0 [2 b$ x$ z2 H04 RK3588芯片VDD_VDENC的电源管脚，每个管脚就近有一个对应过孔，并且顶层走“井”字形，交叉连接，如下图建议走线线宽10mil。 
, G |9 I# ^( H; i- P) j% I( F8 s8 ~( d5 U& @
05 VDD_VDENC电源在CPU区域线宽不得小于100mil，外围区域宽度不小于300mil，采用双层电源覆铜方式，降低走线带来压降。 
1 g7 J2 l1 Z+ r3 K3 j. C0 N; ]* @7 r. j+ L. t! u7 V: H
06 电源过孔30mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧8个。  * l- g- G7 ?: K/ w" T
; T# L$ ]# d! v% m8 d
电源PCB设计 VCC_DDR 01 VCC_DDR覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VCC_DDR的电源在外围换层时，要尽可能的多打电源过孔（9个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠近RK3588的VCC_DDR电源管脚的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，其余的去耦电容尽量靠近RK3588，如下图（下）所示。 
$ f- { W" q. L/ V9 R+ u' e( }' q2 T* _4 J
( u7 W9 W- u# Q- F5 ^6 I0 o+ T3 J3 r2 V
04 RK3588芯片VCC_DDR的电源管脚，每个管脚需要对应一个过孔，并且顶层走“井”字形，交叉连接，如下图建议走线线宽10mil。  3 F: T7 b: j5 O( `+ r* N) [6 G
8 F- {, o( H' v, }当LPDDR4x 时，链接方式如下图所示。 
+ I0 J) @/ S: ^9 A8 K }6 j! N' n/ P" V
* Y# C+ ^0 A" d( T3 p8 o05 VCC_DDR电源在CPU区域线宽不得小于120mil，外围区域宽度不小于200mil。 尽量采用覆铜方式，降低走线带来压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜）。 
; o6 ]& c) m) o% i0 q2 z1 Y1 a/ }" {3 p; z
设计完PCB后，一定要做分析检查，才能让生产更顺利，这里推荐一款可以一键智能检测PCB布线布局最优方案的工具：华秋DFM软件，只需上传PCB/Gerber文件后，点击一键DFM分析，即可根据生产的工艺参数对设计的PCB板进行可制造性分析。 华秋DFM软件是国内首款免费PCB可制造性和装配分析软件，拥有300万+元件库，可轻松高效完成装配分析。其PCB裸板的分析功能，开发了19大项，52细项检查规则，PCBA组装的分析功能，开发了10大项，234细项检查规则。 基本可涵盖所有可能发生的制造性问题，能帮助设计工程师在生产前检查出可制造性问题，且能够满足工程师需要的多种场景，将产品研制的迭代次数降到最低，减少成本。
0 M3 k% i( e" A$ q3 _9 M) y' n | 
电子产业一站式赋能平台
窥视卡
置顶卡
变色卡
