在《pcb设计丨电源设计的重要性》一文中，已经介绍了电源设计的总体要求，以及不同电路的相关布局布线等知识点，那么本篇内容，小编将以RK3588为例，为大家详细介绍其他支线电源的PCB设计。
5 g% s, B+ k3 J7 @电源PCB设计
5 F. S+ U# u. f, {- c( [01 如下图（上）所示的滤波电容，原理图上靠近RK3588的VDD_CPU_BIG电源管脚绿线以内的去耦电容，务必放在对应的电源管脚背面，电容GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在芯片附近，而且需要摆放在电源分割来源的路径上。 
! I' ?# f* ^7 T3 d' K& N6 e3 O0 W/ [
2 ?- x [9 F* d: @7 y* _ 2 `6 m. D- D9 u( v0 n
! T6 G% o" |* H- M2 o+ s02 RK3588芯片VDD_CPU_BIG0/1的电源管脚，保证每个管脚边上都有一个对应的过孔，并且顶层走“井”字形，交叉连接。 如下图是电源管脚扇出走线情况，建议走线线宽10mil。  / ^1 j O* ^8 S( x' a: H1 i
7 y! ^1 b: a7 _8 B0 |+ ]03 VDD_CPU_BIG0/1覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚路径都足够。 04 VDD_CPU_BIG的电源在外围换层时，要尽可能的多打电源过孔（12个及以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 05 VDD_CPU_BIG电流比较大需要双层覆铜，VDD_CPU_BIG 电源在CPU区域线宽合计不得小于 300mil，外围区域宽度不小于600mil。 尽量采用覆铜方式降低走线带来压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜），如下图所示。  3 L2 f1 q. D2 H
; H& z% B7 C: l" W; p+ W
2 U6 n; T+ T2 D a; r
5 u a; J1 v) |06 电源平面会被过孔反焊盘破坏，PCB设计时注意调整其他信号过孔的位置，使得电源的有效宽度满足要求。 下图L1为电源铜皮宽度58mil，由于过孔的反焊盘会破坏铜皮，导致实际有效过流宽度仅为L2+L3+L4=14.5mil。  ( V. M m- y% P) p4 x; C
, V6 p0 k0 N! U1 D/ _
07 BIG0/1电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧12个，如下图所示。 
6 O& I; p; s) u0 P) [7 d- @+ e6 r5 U" p. v0 h$ M
08 BIG电源PDN目标阻抗建议值，如下表和下图所示。 
/ _- Y. K3 u" L2 w$ K% b8 \/ P7 [ r: F5 e& x
3 |5 c# K2 B+ |1 x, m9 P, y7 Y3 I' R+ t8 H
电源PCB设计 VDD_LOGIC 01 VDD_LOGIC的覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚路径都足够。 02 如下图（上）所示，原理图上靠近RK3588的VDD_LOGIC电源管脚绿线以内的去耦电容，务必放在对应的电源管脚背面，电容的GND管脚尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并摆放在电源分割来源的路径上。 
1 R- N* h) N( `% A' V( _2 [" H# H8 r
 " w# k5 ~: U0 X+ d( A x1 D; Q
+ I7 P1 t9 g" y( |# r
03 RK3588芯片VDD_LOGIC的电源管脚，每个管脚需要对应一个过孔，并且顶层走“井”字形，交叉连接，如下图所示，建议走线线宽10mil。  3 a. g# Z% @. h$ T) B/ I" O
, h$ O. ?6 c7 L N( h% d# L4 h
04 BIG0/1电源过孔40mil范围（过孔中心到过孔中心间VDD_LOGIC电源在CPU区域线宽不得小于120mil，外围区域宽度不小于200mil。 尽量采用覆铜方式，降低走线带来压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜），GND过孔数量建议≧12个。 
2 M9 O7 n, h1 S# ? z
8 @; ^" o+ T# h% r05 VDD_LOGIC的电源在外围换层时，要尽可能的多打电源过孔（8个以上10-20mil的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用，如下图所示。 
4 \# \! q& O( i7 T: B6 P
) f7 t) ^2 K. l3 U: Z06 电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧11个，如下图所示。 
) o6 \4 [6 U" L4 D' t5 k, d# v+ u, @& X/ I, o
电源PCB设计 VDD_GPU 01 VDD_GPU的覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VDD_GPU 的电源在外围换层时，要尽可能的多打电源过孔（10个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠近RK3588的VDD_GPU电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并需要摆放在电源分割来源的路径上。 
* x8 E) x1 K! G9 t" S9 C8 A& r
9 G, h L. X7 q6 G* v% d
5 \& X7 I" S$ `0 h Z
# @7 C3 K0 w' w; r& l( y04 RK3588芯片VDD_GPU的电源管脚，每个管脚需要对应一个过孔，并且顶层走“井”字形，交叉连接，如下图所示，建议走线线宽10mil。 
1 |( q% e( ^& k9 z& s* T2 E2 D8 t3 [1 C
05 VDD_GPU电源在GPU区域线宽不得小于300mil，外围区域宽度不小于500mil，采用两层覆铜方式，降低走线带来压降。  0 d5 A; B- h7 i: c: Y
+ l7 `% l+ H, u w4 h8 h: C06 电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧14个，如下图所示。  / D/ m* K7 H/ f/ q! f
6 F4 |4 h8 t5 y1 Y7 L2 ?设计完PCB后，一定要做分析检查，才能让生产更顺利，这里推荐一款可以一键智能检测PCB布线布局最优方案的工具：华秋DFM软件，只需上传PCB/Gerber文件后，点击一键DFM分析，即可根据生产的工艺参数对设计的PCB板进行可制造性分析。 华秋DFM软件是国内首款免费PCB可制造性和装配分析软件，拥有300万+元件库，可轻松高效完成装配分析。其PCB裸板的分析功能，开发了19大项，52细项检查规则，PCBA组装的分析功能，开发了10大项，234细项检查规则。 基本可涵盖所有可能发生的制造性问题，能帮助设计工程师在生产前检查出可制造性问题，且能够满足工程师需要的多种场景，将产品研制的迭代次数降到最低，减少成本。 
* `& e2 R% c0 s7 V2 H4 w, A2 ^
: Q/ n* V' p1 a3 ]电源PCB设计 VDD_NPU 01 VDD_NPU的覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VDD_NPU的电源在外围换层时，要尽可能的多打电源过孔（7个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠RK3588的VDD_NPU电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并需要摆放在电源分割来源的路径上。 
5 C r' `* u: b" D4 x, X p5 Y
1 E/ a5 ?; a0 P7 s$ Z: o( u5 X
3 Z+ x1 M7 i( J( R' h( r( Y2 o
1 ]! p+ B h# |( M" O( H/ X$ p& i1 u04 RK3588芯片VDD_NPU的电源管脚，每个管脚就近有一个对应过孔，并且顶层走“井”字形，交叉连接，如下图所示 ，建议走线线宽10mil。 
$ C* \3 H8 Q% K! F. M; B/ D$ {6 @
2 c( ^- f: ^1 w2 ^% j: `, u7 G05 VDD_NPU电源在NPU区域线宽不得小于300mil，外围区域宽度不小于500mil。 尽量采用覆铜方式，降低走线带来的压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜）。 
" Y2 ]# p* k" {5 Q4 T8 {) h3 _
06 电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧9个。  4 ^$ C( a; L7 `( M3 Z
" T9 i9 A, C! {/ N% _( g* [电源PCB设计 VDD_CPU_LIT 01 VDD_CPU_LIT覆铜宽度需满足芯片电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VDD_CPU_LIT的电源在外围换层时，要尽可能的多打电源过孔（9个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠近RK3588的VDD_CPU_LIT电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并需要摆放在电源分割来源的路径上。 
0 Y$ [! J2 j/ B; I2 `; y! k" A6 O' V; w J
 ) N, F( f% M* s' X U% `
& i; L2 Y* G; i
04 RK3588芯片VDD_CPU_LIT的电源管脚，每个管脚就近有一个对应过孔，并且顶层走“井”字形，交叉连接，如下图建议走线线宽10mil。 
5 ^' R e' `. S+ \0 X/ J/ S1 u, O
/ ]6 g; A/ M$ c: a- C! K( M05 VDD_CPU_LIT电源在CPU区域线宽不得小于120mil，外围区域宽度不小于300mil。 采用双层电源覆铜方式，降低走线带来压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜）。 
/ Y9 B) ]: K+ J2 X/ n0 P% G
+ d" i3 U9 q, u1 P4 \0 H; i06 电源过孔40mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧9个。  # P k' j+ r$ t: O3 c
( X, t+ F+ H$ Y- W% Z电源PCB设计 VDD_VDENC 01 VDD_VDENC覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VDD_VDENC电源在外围换层时，要尽可能的多打电源过孔（9个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠近RK3588的VDD_VDENC电源管脚绿线以内的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，如下图（下）所示。 其余的去耦电容尽量摆放在RK3588芯片附近，并需要摆放在电源分割来源的路径上。 
+ s0 @4 v4 O% U& z2 D. N
/ w3 V g/ s) e1 [
6 L( b, K1 ^- X! a1 f6 }
5 K7 I+ [/ k1 T z7 L2 F; {, Y/ E04 RK3588芯片VDD_VDENC的电源管脚，每个管脚就近有一个对应过孔，并且顶层走“井”字形，交叉连接，如下图建议走线线宽10mil。  " t6 |1 U; N @; T
) E* |2 j/ j; C: _! [$ G& S05 VDD_VDENC电源在CPU区域线宽不得小于100mil，外围区域宽度不小于300mil，采用双层电源覆铜方式，降低走线带来压降。  - M) w. \$ E) a# e
X; f! [; A$ t8 d
06 电源过孔30mil范围（过孔中心到过孔中心间距）内的GND过孔数量，建议≧8个。  : l4 f/ `6 Y0 g* B$ I7 W/ r* F/ h) C
9 h/ Q |% X; f6 L
电源PCB设计 VCC_DDR 01 VCC_DDR覆铜宽度需满足芯片的电流需求，连接到芯片电源管脚的覆铜足够宽。 路径不能被过孔分割太严重，必须计算有效线宽，确认连接到CPU每个电源PIN脚的路径都足够。 02 VCC_DDR的电源在外围换层时，要尽可能的多打电源过孔（9个以上0.5*0.3mm的过孔），降低换层过孔带来的压降。 去耦电容的GND过孔要跟它的电源过孔数量保持一致，否则会大大降低电容作用。 03 如下图（上）所示，原理图上靠近RK3588的VCC_DDR电源管脚的去耦电容务必放在对应的电源管脚背面，电容的GND PAD尽量靠近芯片中心的GND管脚放置，其余的去耦电容尽量靠近RK3588，如下图（下）所示。 
1 R# g) [( s- O/ c7 @% v1 Q r% Z% n4 n1 R
; M# D+ t/ u+ F/ v L P
9 h# d. e3 C" N% ^/ p04 RK3588芯片VCC_DDR的电源管脚，每个管脚需要对应一个过孔，并且顶层走“井”字形，交叉连接，如下图建议走线线宽10mil。  9 k$ S+ j" I) K/ s7 v
8 ] t) s5 V" f8 `: C p当LPDDR4x 时，链接方式如下图所示。 
! F8 q' ~8 b+ I& s( ^3 Z/ p% c7 E, B" x2 S8 f9 v2 _# ?3 {5 f4 A
05 VCC_DDR电源在CPU区域线宽不得小于120mil，外围区域宽度不小于200mil。 尽量采用覆铜方式，降低走线带来压降（其它信号换层过孔请不要随意放置，必须规则放置，尽量腾出空间走电源，也有利于地层的覆铜）。 
1 ^. E2 @. e2 C8 U0 d9 K* U* k) U- o9 [6 C: Z- \" \
设计完PCB后，一定要做分析检查，才能让生产更顺利，这里推荐一款可以一键智能检测PCB布线布局最优方案的工具：华秋DFM软件，只需上传PCB/Gerber文件后，点击一键DFM分析，即可根据生产的工艺参数对设计的PCB板进行可制造性分析。 华秋DFM软件是国内首款免费PCB可制造性和装配分析软件，拥有300万+元件库，可轻松高效完成装配分析。其PCB裸板的分析功能，开发了19大项，52细项检查规则，PCBA组装的分析功能，开发了10大项，234细项检查规则。 基本可涵盖所有可能发生的制造性问题，能帮助设计工程师在生产前检查出可制造性问题，且能够满足工程师需要的多种场景，将产品研制的迭代次数降到最低，减少成本。
, n2 R" h7 u9 k2 b | 
电子产业一站式赋能平台
窥视卡
置顶卡
变色卡
