杨浩-DDR X2 模块的 PCB 设计作业

H微末的悲哀 · 发表于 2023-5-21 15:29:15

本帖最后由 cesc 于 2023-6-2 16:25 编辑

本次作业心得：

布局方面：
1、2片DDR相对CPU进行对称式布局。
2、滤波电容靠近IC管脚进行摆放。
3、DDR中间无排阻时DDR距离CPU 600-800mil。
4、DDR中间有排阻时DDR距离CPU 800-1000mil。
布线方面：
1、DDR单端走线阻抗控制50欧，差分走线阻抗控制100欧，差分走线对内误差控制在5mil内，对间误差不控制。
2、数据线每10根走在同一层，每组信号线尽量满足3W原则。
3、所有的信号线不能跨分割，必须拥有完整的参考平面。