|
|
求教个问题，看了一个文档，说下拉电阻可以用来做电平电容，没遇到过，哪位朋友帮忙举个例子。; ~8 f$ v8 o* \( i p. \
原文如下：* i; n; }2 B+ W* C! `6 P( M
2·下拉电阻的选取原则：
5 }5 u- b* m5 H3 {5 c7 U' z9 tA·电平兼容：% s/ P; {' z4 |! Z3 v# A; j! a) U
板内或板间器件选取各不相同，信号电平特性各不相同，出于兼容性的考虑，须加下拉电阻以保证兼容性。& O+ H. v- a) w6 K& D! M% d. G
B·端接：+ c" z4 L: N+ t u$ B
板内或板间的信号频率较高或信号上升沿较陡时，需要加端接2 ~5 P2 p, e' c' ^6 T
电阻下拉到地，一般此时经常性的会再串入一个适当的电容。, l9 i9 e! |0 l% E+ {
C·电平稳态特性：; y( B6 v2 ~3 _* q c' [" W6 ]. I
个别器件在上电时要求某些管脚的初试电平固定为低，此时必, m* |3 i4 r; U8 w7 @0 S1 u* L) D+ C
须加下拉电阻以保证器件能够正常的工作。8 ]: Y( t7 ]5 A+ \) J, i4 d; a+ y
D·器件及参数选取：
4 k$ J' }: _) n对于A，下拉电阻一般选取1K~100K欧姆，视负载电平情况: Y) ]- U/ \% [* Y! W* N
而定，CMOS电平的负载，电阻应选取下限，TTL电平时选取上2 h& S! p- q& l
限，这里的电平以负载指标来确定；对于上述B的情况，一般选取% C3 j$ s, f. F! P( _. U+ p
75~150欧姆的电阻；对于上述C的情况，则以该种器件的数据特
9 g* B( v6 i; I( |: V) ]8 ]性来决定；器件一般以金属膜的电阻或阻排为准。$ @6 Q1 ]3 U, K' S2 q' O
|
|
电子产业一站式赋能平台
/1 
窥视卡
置顶卡
变色卡
