求助，教教小白

圣光之血

设计一个简化版数字时钟电路，将输入的高频时钟信号变为低频时钟信号作为时钟的秒脉冲信号，分频的倍数为本人姓名首字母在字母表的序号除以8后的余数加8，分频器输出信号占空比为50%；再设计一个加法计数器对输入的秒脉冲信号进行计数，本人学号后2位加8为该计数器的最大计数值，最小计数值为0；再设计一个译码电路，将计数器的计数值译码成七段共阳显示码输出；再设计一个顶层电路，调用上述分频器、计数器、译码器模块，从而可在外部数码管上以2位十进制数字形式显示的按秒变化的时间。
# E+ M) w% n5 O! K) W3 n7 Y
1 e  R/ |4 Q6 a二、任务选择：
1、本人学号为20223023213，本人姓名拼音首字母为Z，在字母表中序号为26。
, @# W0 t4 K- \7 ~. y, I2 y2、按照设计任务的规则，选择完成的任务是分频倍数为10，最大计数值为21，最小计数值为0的数字时钟电路。


三、设计思想：
9 i8 Y8 o4 R: b3 ^; f
% h9 _* b) J9 x2 ~四、设计及仿真模块图：

五、Verilog完整设计代码及Testben代码：
% m/ E9 O3 r4 A+ ~) g
六、仿真结果图：

七、仿真结果分析：