|
|
常用存储器设计-2片SDRAM的pcb设计（菊花链）
一，认识常用存储器及原理图分组
1.常用存储器分为（Flash、SDRAM、DDR、DDR2-3-4-8)
2.存储器的基本认识（SDR:单倍速率、DDR：双倍速率、QDR:四倍速率）
（DRAM:动态随机存储器、SRAM:静态随机存储器、SDRAM:同步状态随机存储器）
3.SDRAM的管脚分组，A组（VDDQ、VSSQ、VDD、VSS)电源线，B组（DQ0-DQ15、DQM0-DQM1)数据线
C组（CLK时钟、CKE时钟使能、CS#片选、WE#读写、RAS#列选、CAS#行选、BA0,BA1,Bank选择、A0-A11地址）控制线
二，PCB布局
1.布局原则2片SDRAM基本4个原则，1（2片SDRAM相对于CPU对称式布局），2（PCB空间足够时，与PCB放在同一面、空间不足时，2个SDRAM顶底对贴）
3（滤波电容靠近IC管脚进行摆放），4（中间无排阻时距离控制在600-800Mil，有排阻时控制在800-1000Mil）
2.PCB布局摆放，1（先大后小摆放，2片SDRAM与电容对称式摆放），2（电容靠近SDRAM摆放也可摆在底层）
3.PCB布线分类，1（电源类：GND，DP3V3,DP1V2_PLL,DP1V2,），2（数据类：D0-D7,DQM0、D8-D15,DQM1、D16-D23,DQM2、D24-31,DQM3）
3（控制类：A0-A14,LnSDCAS,LnSDCS0,LnSDRAS,R7_2,R8_2,R9_2,R43_2,R45_2,R46_2、nWE、SDR_CKE0、SDR_CLK）
4.PCB常用规则设置，1（PCB间距设置经验值:5mil-6mil,铺铜间距经验值10mil）2（PCB线宽经验值:电源类10mil-60mil，数据类和控制类经验值5mil)
2（PCB过孔经验值:16mil-8mil，除散热焊盘和螺丝孔选择不盖油，其余根据经验值改成盖油）3（PCB反焊盘经验值：7mil）4（PCB连接采用全连接方式）
5.PCB扇孔，1（BGA采用自动扇孔，并去除单端网络）2（SDRAM扇出分析走线走向，过孔往中间扇出，确保两边长度相近，采用对齐过孔扇出方式）
3（电源类进行就近扇出打孔，并布线连接SDRAM）
三，PCB布线
1.布线规则，1（根据耗散功率，需满足特性阻抗：50欧）2（数据线是字节传输，应该每9根尽量走在同一层）
3（信号线的间距需满足3W原则，数据线、地址、控制线、时钟线之间的距离保持20mil以上或至少3W）
4（空间允许的情况下，在数据线和地址、控制线、时钟线的中间加一根地线进行隔离，线宽设置为15-30mil，并打上过孔包地隔离）
2.拓扑结构，1（走线走到中间往两边走的情况下称为T型结构或者星形结构，走线走到第一片SDRAM再走到第二片SDRAM情况下称为菊花链）
2（T形结构过孔打在两片SDRAM中间）
3.PCB等长规则，1（低八位数据组和高八位数据组，误差范围+/-50mil）２（地址线，控制线，时钟线一起等长，误差范围+/-100mil）
4.PCB连线，1（数据线D0-D7,DQM0、D16-D23,DQM2，走在第4层）2（D8-D15,DQM1，D24-31,DQM3，走在第3层）
3（地址线根据实际走在第3第4层）
5.PCB连线修线，1（先把每组走线拉出BGA，进行多根走线强连不管DRC报错，再将交叉的线互换修线）2（交叉线的位置可以进行挪孔操作）
2（所有分组连完后进行走线优化，优化间距满足3W）
6.PCB蛇形等长，1（每组设置匹配长度规则进行等长，间距规则设置3W10ｍil）2（将每组最长的走线修成最短，锁定走线，以最长的走线误差范围+-50ｍil）
2（每组走线距离不足进行蛇形等长走线，完成后要打撒联合）3（走线不可以和其它层的走线重叠）4（SDR_CLK到BGA走线长度要和芯片到SDR_CLK的长度一样）
7.PCB的检查，1（运行DRC，处理开路短路报错，检查每组规则是否符合）2（调整完走线后需再次检查每组规则）3（检查过孔是否盖油）4（将丝印摆放在元件附近）
|
|
电子产业一站式赋能平台
窥视卡
置顶卡
变色卡
