这段VHDL代码该怎么改？（小白一枚）

MC夜雨冷风

library IEEE;
6 E! A4 A  X4 w; r- p9 Kuse IEEE.std_logic_1164.all;
; f* C9 F2 b$ euse IEEE.std_logic_unsigned.all;
# f  v) C* Q; u8 {1 f& p6 f, cuse IEEE.std_logic_arith.all;
4 |$ C, {5 H& Uentity control is
port(Q0,Q1,Q2,Q3,Q4,Q5,Q6,Q7,Q8,Q9,Q10,Q11,Q12,Q13,Q14,Q15,Q16,Q17,Q18,Q19:in std_logic;  
0 {  Z7 l; j4 L/ ]  N% f1 S     A1,A2,A3,B1,B2,B3,C1,C2,C3,D1,D2,D3 :out std_logic);
. W: l. U( q% y  u4 Mend control;
architecture turn of control is
signal ai,bi,ci,ei,fi,gi,hi:integer range 0 to 9;
4 [2 r  P% q4 _" {3 y8 Vsignal di:integer range 0 to 10000000;
signal temp_out1  : std_logic_vector(3 downto 0);
signal temp_out2  : std_logic_vector(3 downto 0);
! G+ _4 S9 l3 r4 y" Z5 v: Xsignal temp_out3  : std_logic_vector(3 downto 0);
& x8 p& _- H# v0 ?: qbegin
1 p+ a) o, U7 N' M. y! ]6 o; s% _di<=Q0+Q1*2+Q2*4+Q3*8+Q4*16+Q5*32+Q6*64+Q7*128+Q8*256+Q9*512+Q10*1024+Q11*2048+Q12*4096+Q13*8192+Q14*216384+Q15*32768+Q16*65536+Q17*131072+Q18*262144+Q19*524288;
4 ?9 q+ Z/ ^' W7 ]--把Q0~Q19对应的二进制数转成十进制数，并赋给di
0 X) d4 e7 D7 q/ x  Gprocess(di)
% T( ]& q) a: r. s' R& h3 R  hvariable a,b,c,e,f,g,h:integer range 0 to 9;
, h# O  u3 a6 L0 Sbegin
a:=di rem 10;
b:=(di-a)/10 rem 10;
c:=(di-a-b*10)/100 rem 10;
e:=(di-a-b*10-c*100)/1000 rem 10;
2 J7 l0 C4 g3 p4 mf:=(di-a-b*10-c*100)/1000 rem 10;
& |9 X! U5 ~# W7 }/ Vg:=(di-a-b*10-c*100-e*1000)/10000 rem 10;
0 e2 p" C& f" N; ^3 Z) k0 q. f+ j5 Fh:=(di-a-b*10-c*100-e*1000-f*10000)/100000 rem 10;
+ k4 ]& L# s6 e- V$ sai<=a;
3 ~. t7 ^6 l+ S# n& Z( |bi<=b;
ci<=c;
& s( r8 V* S6 D( |2 t- {3 Xei<=e;
fi<=f;
gi<=g;
hi<=h;
end process;--把di各数位的数字分别赋给ai~hi（个位~百万位）
process(ai,bi,ci,ei,fi,gi,hi)
& o* W  S& L# pvariable a1,a2,a3,b1,b2,b3,c1,c2,c3,d1,d2,d3:integer range 0 to 1;
Begin
+ t7 [& c( a7 _* I: P. qIf (di>990000) then
  temp_out1 <="0000";
  temp_out2 <="0000";
$ D$ s0 ^. m' X. a/ z  temp_out3 <="0000";
elsif (hi>0) then
2 k9 n3 C: ]. `6 R2 r% Y5 s temp_out1 <=CONV_STD_LOGIC_VECTOR(hi,4) ; --把hi转成二进制，并赋给temp_out1
temp_out2 <=CONV_STD_LOGIC_VECTOR(gi,4); --把gi转成二进制，并赋给temp_out1
( G& A+ w; y( A' U% E. y temp_out3 <="0101";
/ Y5 X' m0 j' b& M- ]elsif (gi>0) then
" D! B# |' U: h" f0 Z   temp_out1 <=CONV_STD_LOGIC_VECTOR(gi,4);
temp_out2 <=CONV_STD_LOGIC_VECTOR(fi,4);
# H& C& S( p: k. R temp_out3 <="0100";
elsif (fi>0) then
8 w" C% e$ Q, f  s     temp_out1 <=CONV_STD_LOGIC_VECTOR(fi,4);
temp_out2 <=CONV_STD_LOGIC_VECTOR(ei,4);
temp_out3 <="0011";
elsif (ei>0) then
2 a$ n, x/ x+ s! s: y      temp_out1 <=CONV_STD_LOGIC_VECTOR(ei,4);
    temp_out2 <=CONV_STD_LOGIC_VECTOR(ci,4);
    temp_out3 <="0010";
   elsif (ci>0) then
       temp_out1 <=CONV_STD_LOGIC_VECTOR(ci,4);
     temp_out2 <=CONV_STD_LOGIC_VECTOR(bi,4);
     temp_out3 <="0001";
+ N4 v  u# o, T; E. Y, Y* h    else
     temp_out1 <="0000";
     temp_out2 <="0000";
  J6 {+ ?$ @, h4 I5 Y" d: G6 X     temp_out3 <="0000";
end if ;
  A1 <=temp_out1(0);
  B1 <=temp_out1(1);
  C1 <=temp_out1(2);
  D1 <=temp_out1(3);                 --第一片数码管的控制端CD4511的输入
  A2 <=temp_out2(0);
  B2 <=temp_out2(1);
  C2 <=temp_out2(2);
+ m8 ~( O; f( \5 `  D2 <=temp_out2(3);                  --第二片数码管的控制端CD4511的输入
  A3 <=temp_out3(0);
4 f* ?  ~+ z: B$ E7 T. s, R  B3 <=temp_out3(1);
  C3 <=temp_out3(2);
8 I- }4 E  ?/ i; H, W$ z  D3 <=temp_out3(3);       --第三片数码管的控制端CD4511的输入
) |3 y8 s; c! w( o7 P8 s  end process;
  end turn;
#VHDL##FPGA#
! `5 ^, r7 ^: q, C

1 {& |  {2 {* y
" y" D& I* I/ @1 q! A. Y