电子产业一站式赋能平台

PCB联盟网

搜索
查看: 4454|回复: 3
收起左侧

[作业已审核] 1片SDRAM-赵同学-第一遍提交

[复制链接]

28

主题

207

帖子

1310

积分

三级会员

Rank: 3Rank: 3

积分
1310
发表于 2021-10-22 11:08:46 | 显示全部楼层 |阅读模式
本帖最后由 doudoucj123 于 2021-10-25 09:06 编辑

一片SDRAM 心得体会:
布局原则:
1、点对点对称式布局。
2、SDRAM靠近BGA进行放置,
中间无排阻时,出线部分的中心距SDRAM中心600-800mil。
中间有排阻时,BGA出现部分的中心距SDRAM中心约800-1000mil。
太远了,有干扰;太近了,无法进行绕等长。
3、滤波电容靠近管脚放置。

布线原则:
1、通常保持特性阻抗50欧姆,线宽以具体计算值为准。
2、数据线尽量每9根走在同一层,如D0-D7,LDQM走在同一层。D8-D15,HDQM走在同一层。
3、信号线之间的间距要至少满足3W原则,即两线之间的中心距为3倍的线宽,两线之间边缘距离为2倍线宽。
数据线、地址线(含控制线)、时钟线之间的距离保持在20mil以上或至少3W。
4、在空间允许的情况下,应该在信号线和地线之间加一根地线进行隔离,地线宽度推荐为15-30mil。

线分组:
1、D0-D7,LDQM分为一组。
2、D8-D15,HDQM分为一组。
3、地址线、控制线、时钟线分为一组。
至于为什么这样分,请自行查阅SDRAM手册文档,关于引脚的介绍说明那部分。

等长规则:
1、低8位数据线进行单独等长调节,误差范围±50mil。即最大和最小偏差为100mil,在AD规则里填写100mil。
2、高8为数据线进行单独等长调节,误差范围±50mil。即最大和最小偏差为100mil,在AD规则里填写100mil。
3、地址线、控制线、时钟线,误差范围±100mil。即最大和最小偏差为200mil,在AD规则里填写200mil。

SDRAM模块.PcbDoc

1.66 MB, 下载次数: 7285, 下载积分: 联盟币 -5

回复

使用道具 举报

28

主题

207

帖子

1310

积分

三级会员

Rank: 3Rank: 3

积分
1310
发表于 2021-10-25 09:06:11 | 显示全部楼层

@凡亿陈老师  老师,这个文档是不是发错了,里面没有内容。请重新发送
回复 支持 反对

使用道具 举报

189

主题

1487

帖子

1万

积分

论坛法老

Rank: 6Rank: 6

积分
11365
发表于 2021-10-25 13:57:30 | 显示全部楼层
1

ad弟子赵同学sdram作业评审.doc

658.05 KB, 下载次数: 3, 下载积分: 联盟币 -5

回复 支持 反对

使用道具 举报

189

主题

1487

帖子

1万

积分

论坛法老

Rank: 6Rank: 6

积分
11365
发表于 2021-10-25 13:58:07 | 显示全部楼层
重新上传
回复 支持 反对

使用道具 举报

发表回复

高级模式
B Color Image Link Quote Code Smilies |上传

本版积分规则


联系客服 关注微信 下载APP 返回顶部 返回列表