|
本次学习作业心得:
1.整体布局按照模块化布局方案,按照原理图分类后布局,可以快速准确的完成,如果结构有要求,优先按照结构布局
2.布局时要优先根据飞线考虑走线和钻孔位置(因前期没考虑,后期位置调整三次,重新布线三次)
3.电源DCDC模块按照一字型排列,电感下方挖空处理,确保SDR走线下方能有完整参考平面,电源分割距离DDR走线30mil以上
4.网口到变压器走线,除去信号线之外,需要加粗到20mil,信号走线确保100Ohm阻抗值,变压器下方挖空处理
5.模拟信号,VGA,音频等信号,需要加粗处理
6.晶振部分走线可以按照类差分走线处理
7.除去BGA内部走线,其余走线至少满足3W规则,BGA内部走线尽可能相互远离
8.SDR走线需要预留一定的等长空间,信号走线满足100mil等长,控制走线,时钟线需要满足200mil等长,因为本次采用菊花链拓扑,最后的SDR与FLASH之间需要满足400mil等长
9.滤波电容需要就近IC管脚放置
10.外壳地与GND之间保持20mil的距离,可以再规则内设置
11.电源平面需要满足20H规则,用于减少板子对外辐射,可以通过keep-out层来实现
12.走线尽量避免U型,C型走线(本次作业中有两条线实在无法避免),走线在等长时,注意不要有锐角的产生
本次作业提交:
|
|