EZ4-DDR3*4

qawsedfffrr

这个是模块课程的最后一个，做这个模块最主要的还是学习菊花链是如何走线拉通，因为数据线拉通方式都一样只要隔组换层，错开交叉的组就能够走通其次学会了这个数据管脚的交换能够很方便的让交叉的线走通这是一个非常好用的一个功能，但是只能够在数据管脚上调换并且CPU支持数据管脚IO的互换才行，如果是实际项目则要记录好交换管脚前后的顺序好让给调试人员程序上做出修改；整个模块里依然觉得拓扑结构连线比较麻烦和复杂，对比2片DDR的T点我觉得4片DDR的菊花链是相对简单一些，因为控制线等长的空间足够不需要通过调整数据线让位置。走线规范和2片DDR相同，只是拓扑变化和DDR数量的增加，只是课程里没有顶底对贴的案例，希望在后面完整的教学案例里能够学到