您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com) 8 X# q I) N- W6 o0 A- o+ V _; w* `/ o- M' i8 n7 B9 M9 U
------------------------------------------------------------------------------------& Z. q0 A: [4 ]9 L3 R. f+ @$ N
/ W9 X* }) O) `& O; J! m" ?8 S使用前请您先阅读以下条款:8 E$ X1 _! ?) a: I @ \. _
1.评审PCB全程保密不外发,评审之后会进行文件删除,介意者不要发送文档!3 a6 e7 a2 b7 L9 M; A. {( l
2.评审报告只是局部截图并添加文字说明,如需更详细的请内容请联系我们评审人员8 i/ r4 a& {& B
) a5 z) \1 s x" ^1 ?3.评审意见仅供参考意见,由此造成的任何相关损失网站概不负责1 R/ a* u; |- D
7 R- P9 [( n/ V- P6 [, Y------------------------------------------------------------------------------------
! M" O# Y2 G" f$ `' w& A7 S7 g2 P5 A: h |
|
一.布局问题: 1.【问题分析】:晶振的布局存在问题,其对应的铝箔电容没有起到作用. 【问题改善建议】:晶振的布局考虑π型滤波,先经过滤波电容滤波后接入晶振。 二.布线问题: 1.【问题分析】:电容电阻中间的铜皮没有割掉,一方面影响生产工艺,一方面干扰信号。 【 问题改善建议】:建议在电容电阻的封装中放置cutout,对其割除。 2.【问题分析】:一个地的铜皮分两次铺,没必要。 【问题改善建议】:整体敷地铜,可以选中板框,快捷键TVG。 3.【问题分析】:在GND1层,入下图所示存在多余的铜皮。 【问题改善建议】:建议将多余的铜皮删掉。 4.【问题分析】:导线没连接到焊盘中心,容易出现虚焊的情况;且如下图所示,与GND网络短接,这样会出现短路的情况。 【问题改善建议】:建议修改,可以shift+E抓取中心。 5.【问题分析】:过孔打在焊盘上了,容易出现漏锡的情况。 【问题改善建议】:建议在焊盘附近的空闲处打孔。 6.【问题分析】:入下图所示,导线都没连接到焊盘的中心,只是粘上一点,这样会虚焊,出现开路。 【问题改善建议】: 7.【问题分析】:电容电阻中间穿线了,焊接时容易短路。 【问题改善建议】:建议移开,或者打孔换层走线。 8.【问题分析】:Flash的处理存在问题,其所有的信号线需等长。 【问题改善建议】:建议进行等长处理。 9.【问题分析】:晶振下方穿线了,其下方的信号线会受到干扰。 【问题改善建议】:建议对晶振进行包地隔离处理,且将下方的线移开。 三.生产工艺: 1.【问题分析】:所有的过孔都开窗了,生产后,裸露的部分容易被腐蚀,产生短路的情况。 【问题改善建议】:建议进行盖油处理。 2.【问题分析】:pcb中丝印没有调整,生产时会发生缺失和不清的情况。 【问题改善建议】:建议将丝印统一进行调整。 3.【问题分析】:板框线的keepout属性勾选了,出gerber文件时会没有板框。 【问题改善建议】:建议将keepout属性的勾去掉。 1 G# N( t# b6 x5 f; l. Y
|