电子产业一站式赋能平台

PCB联盟网

搜索
查看: 9377|回复: 3
收起左侧

[已解答问题] 元器件的封装引脚间距太小报错,该怎么处理

[复制链接]

1

主题

28

帖子

154

积分

一级会员

Rank: 1

积分
154
发表于 2019-4-10 11:01:29 | 显示全部楼层 |阅读模式
回复

使用道具 举报

发表于 2019-4-10 13:43:51 | 显示全部楼层
本帖最后由 凡亿李蜇龙 于 2019-4-10 14:00 编辑

什么软件的?若是AD的可以这么解决
这样的DRC 错误是 规则设置里的 Electrical/Clearance/Clearance 最小间距参数引起的。
比较简单的做法,一是取消这条规则的在线检查,二是把最小间距改得更小;但是这两个做法都是全局修改,整个pcb设计的线路间距都会受到影响,只要间距不小于设置的值都将不会报错。
推荐的做法是,只针对这个芯片,在 Electrical/Clearance 下新建一条规则,两个条件分别是 allInComponent(U1),间距设置成小于等于芯片引脚间距的值。(注:U1是随意填的,这里实际要填这个芯片在PCB上的 Designator。)

回复 支持 1 反对 0

使用道具 举报

2

主题

277

帖子

1093

积分

三级会员

Rank: 3Rank: 3

积分
1093
发表于 2019-4-10 11:12:14 | 显示全部楼层
marker 一下,过后再看

回复 支持 反对

使用道具 举报

1

主题

28

帖子

154

积分

一级会员

Rank: 1

积分
154
发表于 2019-4-11 11:06:54 | 显示全部楼层
懂了,谢谢
回复 支持 反对

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关闭

站长推荐上一条 /1 下一条


联系客服 关注微信 下载APP 返回顶部 返回列表