|

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com) 8 X# q I) N- W6 o0 A- o+ V5 A! w9 r+ B: @( A' J0 S5 L
------------------------------------------------------------------------------------& Z. q0 A: [4 ]9 L3 R. f+ @$ N( z% v4 m" k: A# M5 e0 k
使用前请您先阅读以下条款:
! `3 q+ y" K4 b1.评审PCB全程保密不外发,评审之后会进行文件删除,介意者不要发送文档!
) U& c2 @# n. \4 t2.评审报告只是局部截图并添加文字说明,如需更详细的请内容请联系我们评审人员8 i/ r4 a& {& B
2 l2 o$ F# d4 a3.评审意见仅供参考意见,由此造成的任何相关损失网站概不负责1 R/ a* u; |- D
7 d; f6 [: d5 F3 |------------------------------------------------------------------------------------ |
| 一.布局问题:3 c) e, H+ U: r: {
1.【问题分析】:晶振X1 X3 X4的布局存在问题。, q. R! ?: C2 ?, i
【问题改善建议】:晶振布局布线考虑π型滤波,靠近管脚摆放;且晶振是干扰源,要进行包地隔离处理。
{+ z; n w! E6 v/ w6 f + N- l0 A z& n) ~, L7 h' U4 P
8 i) a% S) o7 h/ H: r
7 Y- T2 d( Y9 J& u
二.布线问题:+ s2 H0 a2 i, N+ G; i+ c7 [2 n
1.【问题分析】:板中的孤岛铜皮没割掉,生产时容易翘起,且容易产生不良的信号反射,干扰信号;电容电阻中的铜皮没有割掉,后期生产焊接时,器件较小,容易短路。& V a. C. e( ?. X7 k9 g( R( A
【问题改善建议】:建议放置cutout将这些铜皮割掉;电容电阻的建议在封装中放置,再update到pcb中,这样就不要一个个改,减少工作量。: {8 B( y) r# j* W8 e& D
! ~7 {8 _$ [, y2 S ]" Q9 U/ O
2.【问题分析】:板中还存在飞线,证明此此处GND网络没有和其他的连接。' T& y# H2 a J$ f! M$ D* ~
【问题改善建议】:建议扇孔时,对于地网络焊盘可以先打孔引出,避免遗漏。
9 J: i; Q2 ~$ \& |4 R1 Q2 L S- @% G% E; k5 x1 S1 e+ W
3.【问题分析】:板中走线多处存在直角和锐角,这样会产生不良的信号放射,影响其它信号的传输。
8 F5 m y! Z9 b* [ U( j L- {【问题改善建议】:建议修改成钝角,可以用fill填补,或者加泪滴。/ P/ l0 X- Y# r
2 Q T+ f; I5 L, q& j9 }4.【问题分析】:目前板子上走线没有电源的概念,入口走线比较细,但是转换之后的VCC是比较大,这种就和水管相比,入口的很小后面管子不管多大都只能过小的水流,水流大了的时候可能会造成爆管的发生,同样这边会可能造成板子过载不足烧坏的情况发生。需要有电流意识。
7 z7 _) C) k) y( t* D6 s【问题改善建议】:建议电源的输入输出都加粗处理,建议使用铜皮。可以参考经验值表层20mil过1A(通常做好1A的预留)来加粗电源线。1 b& ?" E" y- y$ |8 p+ L
0 e4 s& j# B, T% X$ X, b: G& P& k' O
6.【问题分析】:如下图,导线没有连接到焊盘中心,在AD中这种情况容易造成虚焊的情况。' Z7 y |, J: q3 v! x9 b, Z# T
【问题改善建议】:建议将导线连接到焊盘中心,可以使用shift+e抓取中心命令。
6 T: S$ h* P# J! z
! G; i) j' f' Q g! W1 s. i7.【问题分析】:U5的4脚是反馈脚,不用这么粗的线,且连接地方不对。
# [9 z5 s! d8 i' t9 @【问题改善建议】:4脚反馈用15mil的线连接到电路最后一个滤波电容采集信息就可以。
* z$ s( e7 W0 o& e) _# R
% \0 s3 N e" e# f: M0 `# R$ S5 ~; s% h8.【问题分析】:导线的宽度大于管脚焊盘的宽度,这样不利于后期的焊接。
0 x3 G, x( p; t4 ?【问题改善建议】:建议用和焊盘一样宽的导线引出后再进行加粗处理。; S9 l$ V8 Z1 v4 r. M, F$ X
" S C8 {+ O0 b- g0 j0 h3 F
9.【问题分析】:U9的输入的滤波电容没有起到作用。
5 O2 T, |. X0 I+ X【问题改善建议】:建议先经过C53电容进行滤波,再进入U9多的3脚输入。
* ?$ i4 M0 r, J: l: |, e
8 n; H$ Q2 n/ h; ]3 f1 w/ _10.【问题分析】:同上,VCC4.2直接进入4G模块,再接到滤波电容,这样没有滤波作用。! O1 m) \+ `$ a/ |3 b" w+ \
【问题改善建议】:建议VCC4.2先经过C35 C36滤波后进入4G模块。; d. r6 O, k" a9 b
0 F! M, F, ?: S+ I9 X2 y) l
1 D2 _+ A: H# |$ ]: J11.【问题分析】:VCC3.3电源经过滤波电容后进入U2,用这么细的线连接,容易出现瓶颈。
4 c" r7 c7 C$ r l+ Q【问题改善建议】:建议用焊盘宽度一致的线引出后进行加粗处理。
0 ?, r, |% p* v7 Z" w& I, f$ p+ Y1 p7 G% I( c! }# Y7 \
12.【问题分析】:晶振X3作为干扰源,下方穿线了,且穿的是摄像头模块的线。
3 A) _* w8 n. Z# I. @【问题改善建议】:建议晶振下方的线,绕开晶振走线。
8 B( w X3 Z/ i) ]3 @6 U: M& l& p: H+ u( P
13.【问题分析】:两个USB的2 3脚应该是差分走线。4 j( Z( ` B" ^+ a3 N* a2 Z; K
【问题改善建议】:USB的D+ D- 信号是差分走线,且建议做好包地保护措施。
1 K3 g; O7 N9 q# {3 Z7 N5 \% b8 B
: r7 P- k. J2 s$ b& y
' M4 T H7 p8 H0 @0 n! q15.【问题分析】:SIM卡的6脚是时钟信号,没有做保护措施;其ESD器件放置较远,起不到保护措施。
8 x$ t! X: `/ f8 l* A$ |; `2 }' ^【问题改善建议】:建议对时钟信号进行包地处理,且不可跨电源平面。ESD器件靠近管脚摆放。1 b2 w0 m0 O! l; H, s
. b# @+ e" }. L
& d- C1 E9 R4 N: x. l6 j# i
16.【问题分析】:SD卡的信号没有在同一层,时钟线没有进行保护,且其ESD器件放置的较远,效果不好。9 q9 s' A% @- o0 l% Q& _; W1 O5 r
【问题改善建议】:将ESD器件靠近管脚摆放;时钟信号要么包地要那么与其他信号保持大于20mil的间距;SD卡的所有信号线走同层,且所有信号线和时钟线等长,误差在+/-300mil。7 C; Q" T4 o) Y+ O' E
7 k( O% N# ]# [/ K. N O1 v+ g
17.【问题分析】摄像头的时钟线是重要信号线,没有进行保护处理;这样容易被干扰。0 r& r: D+ f& C8 R& A* K! n
【问题改善建议】:建议对pclk时钟进行包地处理;且所有信号线与时钟线等长,误差在+/-300mil。( R$ r) `4 b# K- F% N5 J- i
. ~2 b" G0 p9 s* s5 V三.生产工艺:
3 D$ @$ p7 j6 @1.【问题分析】:过孔全部开窗了,这样成品这些孔裸露的部分容易被腐蚀,出现短路的情况。 T) [9 J: R3 P: l, _7 B
【问题改善建议】:建议对过孔进行盖油处理。
7 Z: J! N( ]6 g & P( l7 N2 M6 s9 m$ x
1 I5 I9 A2 P& A8 J# X$ C4 K/ J) M' t3 z
2.【问题分析】:如下图所示,管脚焊盘的阻焊连在一起了,生产时没绿油墙,对焊接不利。" \! i$ |+ g$ R
【问题改善建议】:建议修改下规则,焊盘的阻焊层隔开。3 p8 d ~6 S& I. m
; k- J/ ^4 `: y3 r
( c. q1 W- |$ [+ Z) H# I1 I Y; j
/ f( j( f L8 k2 X+ J5 d# e! X! x$ R j/ w& v; T( w8 `" K
|
本帖子中包含更多资源
您需要 登录 才可以下载或查看,没有账号?立即注册
x
|