本帖最后由 尹洋剑 于 2019-2-21 09:52 编辑 - [" F% w6 Z: R
5 f$ _9 v# D5 ?您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com) ( p8 O, v7 ?$ }) K* ~" b. I
Y- Q: O+ p% o0 D) p' b* P; T------------------------------------------------------------------------------------$ ~# o+ p+ F/ E3 x% h- [
9 s; Y& f) ~0 x: ^4 B使用前请您先阅读以下条款:: k' C$ T5 ~7 k1 Z; a5 W6 C7 G9 0 U0 R+ x8 M, i! T+ k) q
1.评审PCB全程保密不外发,评审之后会进行文件删除,介意者不要发送文档!, D( i* |- o5 P/ G( \0 `% 7 x6 w3 k; O. l
2.评审报告只是局部截图并添加文字说明,如需更详细的请内容请联系我们评审人员. P) q5 l w% ~/ A% o
3.评审意见仅供参考意见,由此造成的任何相关损失网站概不负责# A* M) Z6 g3 M3 u) I4 v3 E' ?1 Q7 C2 s
+ l. O2 D' o9 ^% F------------------------------------------------------------------------------------.; x" b) Q$ l2 O$ Z* d
一.布局问题:1、【问题分析】:器件放置不要太靠近螺丝孔,这样会影响后期装配。 【问题改善建议】:器件与安装孔应保持合理的距离。 2、【问题分析】:器件摆放过密 【问题改善建议】:布局器件摆放要均匀,且放置的时候不要摆放太过密集,这样后面维修生成会有影响。 2.【问题分析】:板中存在dangling line和via,会产生天线效应,会对信号造成不良影响 【问题改善建议】:建议设计完成后对dangling line和via进行检查,并删除。 3.【问题分析】:晶振部分走线不合理,起不到理想的滤波效果 【问题改善建议】:建议下图所示将晶振引脚的走线从电容连接,晶振布局布线考虑π型滤波,先要经过滤波电容进行滤波 4.【问题分析】:过孔打在了焊盘上,生产时会出现漏锡现象。 【问题改善建议】:建议对盘中孔进行检查并删除。 5.【问题分析】:包地线上未打地过孔。 【问题改善建议】:包地线上应均匀的打上地过孔。 6.【问题分析】:走线出现不必要的拐角,影响信号质量。 【问题改善建议】:走线能够走直的尽量走直,不要出现拐角 7.【问题分析】:电源走线太细,板子驱动能力不够,会影响整个系统的性能。 【问题改善建议】:建议加粗电源走线到20mil。 三.生产工艺:1.【问题分析】:板中丝印距离太近,有些在器件中间,甚至重叠,生产制板之后会造成显示不清楚的情况。 【问题改善建议】:把丝印统一调整到器件外面,大小统一,对齐保持美观;常用的文字字宽和字高比例为:4/25mil 5/30mil 6/45mil。 |