allegro 6层MINIPC PCB论坛公益评审报告：20181009

凡亿夏乐中

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)
------------------------------------------------------------------------------------
使用前请您先阅读以下条款:
/ T/ C. V3 z  e" |# h& }+ \1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
+ P7 z# ?: V/ e0 L2 N3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责
" Q- k) L. o  D/ z, n( ~------------------------------------------------------------------------------------)
如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审
7 g" \: e: N$ D" j# r9 O9 R% j邮件格式：PCB公益评审+项目名称
; M4 D' _  [7 R4 F& ?. v# m: P1 y邮件地址：pcbqa@fany-eda.com
( Q8 N" L, Z! f
0 s) y. Z3 f% P" _2 J7 e. y) \
1、ddr器件内的铜皮要挖掉
& m8 X$ t( s8 k& t  h
& U4 w% l% q# b) B
* D1 R! a7 F5 O* |7 k; y9 H
* O4 v( d" k0 l

凡亿夏乐中

2、射频部分走线要直，不能拐，走线要加粗，然后走线区域的第二层要挖空，做隔层参考

. U. Y! j  f, H" t7 A8 ^
4 G9 W) c" ~: s

凡亿夏乐中

3、晶振建议统一线宽
. P9 A7 n# r+ t, F2 m* s
4 M6 J' @5 }: z, }

凡亿夏乐中

4、不要走这种锐角线
$ I$ z$ B$ T; h# b2 b
8 P2 K6 o: @# y) L) E

veis

学习了，感谢楼主评审

凡亿夏乐中

5、HDMI部分差分信号线，统一线宽，不然不好做阻抗


0 P4 ~" e. |; q; W1 F. Q

凡亿夏乐中

6、模拟信号加粗，统一线宽
0 `" x, \5 l3 l( n" p

3 T0 i, F+ D- U( @) s, a

凡亿夏乐中

7、音频模拟信号两边包地处理，不是包电源线

- m& N9 h6 T' a7 g; Z0 v
; _/ r& Y+ q  d$ `2 X

凡亿夏乐中

8、黄色部分线为时钟信号线，建议两边包地处理

2 X  T, n) @# q3 a' i

凡亿夏乐中

9、里面有十多个孔要用这个电源，这里要加宽，建议调整其他电源位置来使自身加宽，或者改走
* Q) C5 a7 e+ |2 ]
) F3 a* X- T: U9 F