4层AD SFPGA_data PCB论坛公益评审报告：201809010

凡亿刘老师

1 ?0 x5 _7 _) C

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com) 1 ?0 x5 _7 _) C ------------------------------------------------------------------------------------ 8 E4 G* m/ |4 r0 l% f0 J1 v; n使用前请您先阅读以下条款: 1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！ 2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员$ u5 s+ N! F" [! J6 N2 S- ` 3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责 . z8 g9 `$ S* O8 L8 U$ X- k------------------------------------------------------------------------------------)  N& v- D& @6 \% Q# [0 u* V% ^ 如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审; M& L" @$ z7 X; a% I, t+ [ $ _: K+ u. [% n1 A$ G6 [邮件格式：PCB公益评审+项目名称 邮件地址：pcbqa@fany-eda.com. y

1.全班蛇形线成直角了，会造成干扰，阻抗不连续，信号不好.  建议修改角度成钝角。   
: f/ b4 I2 p5 O0 `

凡亿刘老师

2.建议铜皮不要出现尖角 ，使用灌铜或多边形填充。
3. 线宽不要超过焊盘，建议引出后加粗、
# v+ f. c- E2 N$ @0 f6 v$ C2 P
4.走线不要出现锐角和stub线。
1 g6 n% R4 w9 Y" s! Y

凡亿刘老师

5.时钟线的包地处理不正确，建议包上地线，不要绕焊盘形成环路。
      
6.焊盘之间建议不要这样连接，USB的此对信号为差分信号，请差分走线。
% k) S/ X" S! ?
7.晶振走线要π型滤波，且包地。
% {" t0 k- B$ m- ~5 w) L8 I
4 Q- T6 P7 T- a, p- i+ l

凡亿刘老师

8.电源较多，建议有个电源层处理，不要在地层处理电源。   

9.铜皮和走线还可以优化。
9 i+ f- _9 o6 l+ A