4层AD SFPGA_data PCB论坛公益评审报告：201809010

凡亿刘老师

1 ?0 x5 _7 _) C
" V* m6 x" O7 o

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com) 1 ?0 x5 _7 _) C / O- n$ o( W- k) W------------------------------------------------------------------------------------ 使用前请您先阅读以下条款: 7 b' P9 R5 W, u3 i3 _1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！ 2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员$ u5 s+ N! F" [! J6 N2 S- ` 3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责 ------------------------------------------------------------------------------------)  N& v- D& @6 \% Q# [0 u* V% ^ 如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审; M& L" @$ z7 X; a% I, t+ [ 8 E3 O. t8 ?' A6 x; e; q邮件格式：PCB公益评审+项目名称 ) N, }! c8 w# T, V) ?/ ?4 A; M邮件地址：pcbqa@fany-eda.com. y

1.全班蛇形线成直角了，会造成干扰，阻抗不连续，信号不好.  建议修改角度成钝角。   
* h, z- Y; ^9 Q1 f

凡亿刘老师

2.建议铜皮不要出现尖角 ，使用灌铜或多边形填充。
6 k  L% j, R7 X) x  X3. 线宽不要超过焊盘，建议引出后加粗、
+ x; B5 h8 B+ _* s* `9 o
4.走线不要出现锐角和stub线。
- A! s% v+ L8 `' v& A" v

凡亿刘老师

5.时钟线的包地处理不正确，建议包上地线，不要绕焊盘形成环路。
- Q) l) i/ }8 V5 c      
6.焊盘之间建议不要这样连接，USB的此对信号为差分信号，请差分走线。

" M/ i- n- J, N# I0 G7.晶振走线要π型滤波，且包地。
& W' R; G0 L% c. Y# f$ c" @

凡亿刘老师

8.电源较多，建议有个电源层处理，不要在地层处理电源。   

' B2 \3 H2 Y5 _9.铜皮和走线还可以优化。
  ?4 h4 T# K5 Y
$ g1 z" b: r! k4 l# B; `1 h* m; X4 q