电子封装的战略方向与创新

逍遥设计自动化 · 发表于前天 08:00

引言
电子封装技术在近年来发展迅速，从单纯提供保护功能转变为系统性能的关键因素。本文探讨电子封装的战略发展方向，重点介绍正在塑造其未来的挑战和创新[1]。

x51qml44lew64057672856.png

1
电子封装的演变
传统电子封装主要服务于保护功能，包括机械保护（处理和稳定性）、环境保护（防潮、密封性和防腐蚀）以及热保护（散热、热沉和热点减少）。然而，在先进封装方法中，这种重点已经发生了显着变化。

现代先进封装更注重"服务"而非仅仅"保护"。现代封装必须高效地实现芯片之间的电气连接，有效地供电，并提供稳定的测试和集成平台。这种转变代表了行业对封装看法的根本变化——从必要的开销转变为系统性能的关键推动因素。

xcvtoeequwf64057672956.png

图1：封装优先事项从主要保护功能到性能提升功能的根本转变。

2
现代电子系统的日益增长的挑战
现代电子系统面临几个关键挑战。随着系统变得更加复杂，需要更多相互连接的芯片以实现各种功能。最大的挑战之一是管理处理器均匀访问大型内存池的带宽和延迟。

虽然晶体管在半导体层面继续缩小，但芯片尺寸实际上在增加。这造成了一个悖论，即最先进的芯片在物理上变得更大，尽管各个组件更小。

5yctf1pb0on64057673056.png

图2：芯片尺寸增加与晶体管微型化的反直觉趋势，突出了封装技术面临的挑战。

芯片尺寸已经达到光刻reticle限制，而interposer（连接多个芯片的硅基底）已经增长到这些限制的2-4倍。interposer和芯片上的布线层数量大幅增加，增加了复杂性。即使在像NVIDIA的"Grace+Hopper"这样的异构系统中，组件之间的高速数据链接仍然是必需的。

3
AI系统中的内存瓶颈
人工智能应用对封装技术提出了极高要求。神经网络是AI的核心，而其准确性需要极深的架构和许多隐藏层。例如，残差网络（ResNet）可以拥有超过1,000层，每层都需要大量计算资源。

神经网络中的关键操作是向量乘法，特别是乘累加（MAC）功能。由于输入、权重和输出的位精度经常超过16位，计算复杂度变得极高。

5yyjuaxfu2i64057673156.png

图3：神经网络如何运作，以及为什么对内存带宽和计算资源产生巨大需求。

即使使用今天强大的处理器，系统也必须不断地在处理器和内存之间移动输入、权重和输出，造成严重的内存瓶颈。这正是封装创新变得关键的地方——处理器和内存之间的带宽、每比特传输能耗和延迟决定了系统性能。统一共享内存访问是关键，而晶圆级集成提供了一个有效解决方案。

4
I/O挑战：为什么芯片仍然很大
将信号从一个芯片传输到另一个芯片在功率、面积和复杂性方面代价高昂。现代芯片面临多项限制：芯片到板的连接数量有限，板上的布线数量有限，运行在更高频率的复杂I/O电路，易出错的通信，必须作为传输线处理的板级布线，以及由于低质量PCB布线导致的信号损失。

bzjojjsal4q64057673256.png

图4：现代芯片到芯片通信的复杂性，高速I/O占用高达40%的芯片面积并消耗类似比例的功率。

I/O电路可占据高达40%的芯片面积并消耗类似比例的芯片功率，这是系统设计中的主要低效环节。这解释了为什么芯片制造商倾向于制造更大的芯片——芯片"逃脱"与另一个芯片通信的成本如此之高，以至于在单个芯片上保留更多功能通常更有效率。

5
硅和封装的缩放
封装技术越来越多地借鉴硅制造技术。趋势显示从基于焊料的键合到更先进的技术如热压键合（TCB）和混合键合的明确发展。

nmqw0nadhjo64057673356.png

图5：封装互连密度如何随时间演变，现代键合技术实现了更精细的连接间距。

在约50微米键合间距以下，传统的批量回流（焊料键合）变得困难。目前，使用TCB或混合键合可实现10微米键合间距，而5微米键合间距在不久的将来也可实现。关键挑战是在组件之间实现精确的对准和叠加公差。

6
需要解决的三个关键问题
电子封装行业必须解决三个基本挑战：制造更小的芯片以提高良率——将大芯片分割成更小的chiplet可显着提高制造良率；改善芯片之间的通信（处理器到处理器和处理器到内存）；以及在不产生过多开销的情况下紧密连接大量chiplet。

z2rtenwkhul64057673456.png

图6：先进封装必须克服的三个关键挑战，以实现下一代电子系统。

7
Chiplet的兴起
Chiplet不仅仅是一个小芯片，而是代表了系统设计的范式转变。Chiplet作为芯片设计中IP模块的硬件等效物。Chiplet不能独立运行，而是需要连接到其他chiplet以形成完整系统。Chiplet本质上是异构的，在节点技术、材料、功能、电压域和时钟速度等方面各不相同。Chiplet可以并排组装或以3D堆叠方式组装，或两者兼而有之。Chiplet需要高效通信且开销最小，广泛采用需要开放标准以确保互操作性。

gxh1dvmrzgu64057673557.png

图7：chiplet的关键属性，并展示了指导最佳chiplet设计的技术约束。

8
利用精细间距互连简化通信
随着互连间距变得更精细且芯片放置更靠近，通信协议可以大幅简化。不需要复杂的传输线电路与阻抗匹配和信号调节，简单的RC（电阻-电容）导线连接即可。

bi4wg3fzbbj64057673657.png

图8：精细间距互连如何实现简化的芯片到芯片通信协议，减少功率和面积开销。

这种简化对系统设计具有深远影响。曾经消耗大量芯片面积和功率的复杂I/O电路可大大减少或完全消除。UCLA CHIPS演示的SuperCHIPS I/O协议完全适合连接凸点下方，使芯片到芯片通信几乎与片上通信一样高效。

9
封装简化和现代化
当前的封装方法变得越来越复杂，具有多个层次结构和许多异质材料。这种复杂性在可靠性、热管理、供电、测试和制造方面带来挑战。

dnw0ejknpjw64057673757.png

图9：当前复杂封装方法的众多问题，包括CTE不匹配、可靠性问题和制造挑战。

行业需要简化封装，同时使其在国内制造具有成本效益。建议的替代方案是通过封装简化和模块化实现缩减。

akn1ehkjspy64057673857.png

图10：简化封装设计的愿景，在减少复杂性和制造挑战的同时保持性能。

这一愿景包括：在单一基底上构建的简单单层封装，具有低于10微米的键合间距和类似CMOS的布线；具有集成高容量热和供电解决方案的双面封装；以及具有内置测试和修复能力的集成设计自动化。

10
NAPMP方法：缩减和扩展
美国国家先进封装制造计划（NAPMP）提出了推进封装技术的两方面方法。

wio1w0dlqiv64057673957.png

图11：NAPMP对先进封装的综合方法，包括缩减、扩展和集成策略。

该方法包括：通过将封装特征缩小到接近单片级别来实现缩减，使封装特征接近单片CMOS芯片顶层特征，将芯片连接到封装的间距接近芯片上的最终通孔间距，并将芯片间距离减少到接近单片芯片上IP模块之间的间距。扩展涉及增加封装上紧密连接的芯片数量，容纳更紧密堆叠的异构芯片，解决供电、热散发和外部连接挑战，以及为多样化的chiplet开发标准。最后，该方法旨在通过设计类似于单片芯片的chiplet和子组件，以及不受限制地混合节点、材料和技术，模糊单片芯片和异构封装之间的界限。

11
先进制造技术
实现先进封装的愿景需要制造工艺的创新。几项关键技术正在实现这一转变。

先进封装的光刻需求与CMOS器件制造有显着不同。

jc0rsnin5er64057674057.png

图12：先进基底的专用光刻要求，并预测了到2032年的互连间距缩放。

主要要求包括：不需要拼接的大面积图形制作，处理由多层布线导致的显着翘曲，以及精确的芯片附着对准。300毫米直径的硅晶圆是非常有吸引力的先进基底——硅互连fabric（Si-IF）方法利用标准硅制造基础设施进行封装。

对于以精细间距将chiplet连接到基底，热压键合提供了一种可行方法。

jcdelc5y3sn64057674157.png

图13：用于将chiplet附着到硅基底的两阶段铜对铜热压键合工艺，实现精细间距连接。

该工艺包括：甲酸蒸气清洁后精确对准dielet，在较低温度（120°C）下初始粘合约10秒，然后在300°C下以100MPa压力进行1小时的批量退火。这种方法使每小时可处理超过1000个单元，使精细间距assembly在经济上可行。

创建完整系统需要将多个chiplet组装到基底上。

4ggv0v1nkzl64057674257.png

图14：带有240个dielet的100毫米硅IF assembly，并展示了键合assembly的横截面。

这种方法实现了：完全填充、密集互连的多晶圆、多面板assembly；在硅互连fabric晶圆上组装数千个dielet；100-200微米的芯片厚度目标；从10微米开始并发展到1微米的键合间距目标；以及通过SuperCHIPS协议的dielet到dielet通信。

12
热管理挑战
随着系统变得更加集成和强大，热管理面临日益增长的挑战。

wsjhtvpnyx464057674357.png

图15：高性能计算、3D堆叠和便携式应用中的热挑战分类。

必须解决三种不同的热管理挑战。高性能计算和数据中心应用具有1-3 W/mm2的热通量，热扩散能力有限，操作温度为85-105°C，可能需要浸没冷却、沸腾或两相冷却。3D堆叠热提取面临从栈内部散热的困难，微通道冷却存在可靠性挑战。便携式和医疗应用的热通量较为适中（数十毫瓦），但体热显着，出汗导致不适，温度必须控制在远低于体温的水平。

对于高热通量，两相冷却是必不可少的。

ozjwl51c0ts64057674457.png

图16：为什么两相冷却对高性能计算应用是必需的，热传递系数要求远超空气或液体冷却能力。

在硅互连fabric上使用闪蒸冷却等创新方法提供了有希望的解决方案。

rp1f2lb2l1z64057674557.png

图17：闪蒸冷却技术在密集封装的chiplet assembly中管理热负荷的实现。

对于3D堆栈，行业正从自然界获取灵感。

l0qeq4ntweh64057674657.png

图18：仿生学方法在热管理中的应用，比较了大象的冷却机制与电子冷却策略。

与其尝试在3D堆栈内使用复杂的微流体冷却通道（类似于血液循环），建议采用侧向热提取与横向散热器。超薄3D层夹在具有高横向导热性的层之间，有效地将热量传递到边缘进行散热。

13
结论
电子封装的未来在于从传统封装方法转向模糊芯片和封装之间界限的先进集成技术。通过解决互连密度、chiplet集成、热管理和制造可扩展性方面的挑战，行业可以实现系统性能和效率的提高。

战略方向明确：在增强封装功能的同时简化封装，缩小特征尺寸的同时扩展集成能力，开发使这些先进系统能够经济生产的制造工艺。随着材料、工艺和设计方法的持续创新，电子封装将继续从保护演变为性能提升，成为下一代电子系统中更加重要的元素。

参考文献
[1] S. S. Iyer, "Strategic Directions for Electronics Packaging," presented at the 2025 International Symposium on VLSI Technology, Systems and Applications (VLSI-TSA), Hsinchu, Taiwan, Apr. 21-24, 2025.
END
软件试用申请欢迎光电子芯片研发人员申请试用PIC Studio,其中包含：代码绘版软件PhotoCAD，DRC软件pVerify，片上链路仿真软件pSim，光纤系统仿真软件pSim+等。更多新功能和新软件将于近期发布，敬请期待！
点击左下角"阅读原文"马上申请

欢迎转载

转载请注明出处，请勿修改内容和删除作者信息！

% m9 b3 p# H$ V. l) g

jod53odmgjf64057674757.gif

关注我们

+ U: T" o2 R+ M3 @. N% v) v6 V/ i3 H

关于我们：
深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。

http://www.latitudeda.com/
（点击上方名片关注我们，发现更多精彩内容）

电子封装的战略方向与创新

发表回复

精选推荐

站长推荐 /1