台积电 | 面向人工智能和机器学习应用的高带宽Chiplet互连先进封装技术

逍遥设计自动化

引言
人工智能和机器学习(AI/ML)计算需求呈指数级增长，为半导体技术发展带来了巨大挑战。自2012年以来，AI计算需求每年增长4.1倍，远超摩尔定律预测的每24个月翻倍的速度。这种快速增长推动了基于Chiplet设计和先进封装技术的创新[1]。
& q( v- d" e' S

3bp2jdjvhaw64014844942.png

, G+ ?$ S* v4 n  h0 f

goqrdhstnbl64014845042.png

3 @. O) ~3 E& U4 J% o; B% t图1：展示了自2012年以来ML模型训练所需计算能力的指数级增长，显示了AI计算需求如何超越摩尔定律的发展速度。
. M6 |* T4 J6 o) Y
1
. w: f* X; l1 n4 `% e7 d9 ^Chiplet架构的兴起
9 v2 e. H# d) P2 [' N/ h* t* KChiplet架构已成为解决半导体设计扩展挑战的创新方法。通过将大型单片芯片分解为较小的Chiplet，设计人员可以使用不同的工艺技术优化各种功能。这种模块化方法允许在计算芯片上使用先进制程，同时在模拟输入输出芯片和存储芯片上使用较早代的制程。
; R) {( q* a( e' s5 P" s+ Z

ugkxdn4aoui64014845142.png

图2：台积电3D Fabric技术组合，展示了包括用于3D堆叠和先进封装解决方案的各种集成方案。
8 p1 G1 T/ k/ W4 X$ r
2
先进封装技术
半导体行业已开发出多种先进封装技术，用于实现高效的Chiplet集成。这些技术主要分为：

# d: F  I; t1 S5 V4 c* I1. 芯片级晶圆上基板(CoWoS)：该平台自2012年开始量产，主要服务于高性能计算应用。包括三种变体：

CoWoS-S：采用硅中介层

CoWoS-R：采用重布线层

CoWoS-L：结合局部硅互连和重布线层
, o* p- j/ H2 C. U

utj4vlv0xi364014845242.png

  Q5 N: B, W* }7 ?图3：展示了从传统封装到先进3D集成的凸点间距缩放演进，显示了互连密度的不断提高。
. Y+ ]* @6 P' _& Y9 ~) k" i
2. 集成扇出型封装(InFO)：该平台自2016年开始量产，最初由移动应用推动。使用细间距铜重布线层实现系统级芯片与存储器封装的经济高效集成。

ypswlqgglpd64014845342.png

图3：展示各种芯片间互连应用，包括计算芯片之间、计算与存储器之间以及输入输出连接。

4 i' F8 u3 y; {+ P* a( a3
8 I& r5 U3 S& `- h互连设计考虑因素
Chiplet互连设计需要仔细考虑多个因素以实现最佳性能。这些考虑因素包括：
3 W& _$ @( D5 d. h6 H% |& J1 f% F" o8 ?

broapu2dy2i64014845442.png

( N9 F7 D/ v" V0 e$ K  V图4：Chiplet互连设计考虑因素的全面概述，包括带宽密度、延迟、能源效率和设计技术协同优化因素。

互连设计中需要解决的几个关键方面：
" `% D1 O' O. u4 G- k1. 串行与并行接口
' g" d3 W" `' u# W) o6 |3 `2 A5 b9 O先进封装技术使设计人员能够根据具体需求选择串行或并行接口。

o4ncdp113pm64014845542.png

, f, t# \! O7 f8 R图5：三种不同的互连架构：(a)串行链路设计 (b)用于2.5D集成的并行总线 (c)用于3D集成的简化并行总线。
% o8 w$ d+ V- P" Q" ~
2. 信号完整性和电源供应
) C8 w2 R- L8 s, ?/ E( r维持信号完整性的同时确保高效的电源供应对可靠运行非常重要。
5 G( k; M+ Z; S  J6 W/ U; Z

tsd2dkcbm2u64014845642.png

) v, Y: Y: g, Q" X# {4 ^; V- S* J! X图6：边沿对齐和延迟匹配时钟结构的比较，用于管理Chiplet互连中的信号时序。

6 Q- c% p0 ~6 M5 ~$ [" A, m4
未来趋势和发展
半导体行业在Chiplet互连技术方面持续突破，主要趋势包括：

c3f2qan51su64014845742.png

图7：不同技术节点和凸点间距的带宽密度趋势，展示了未来互连技术的扩展轨迹。

1. 带宽密度提升：通过先进制程节点和优化架构持续提高带宽密度。
8 {. @$ g8 M$ |+ G8 h; s( R
" I5 e$ x, f7 E  c2. 扩展解决方案：开发新方法突破当前带宽和能源效率限制。

enpday0arz164014845842.png

  Z; Z. U8 u! g; c  u. k图8：能源效率扩展趋势，显示了每引脚数据速率与凸点间距优化之间的关系。

  W6 ~$ r" O" w7 h* v% x9 b4 k, n3. 系统集成：向更大更复杂的系统演进。
( }$ c2 Z$ o2 l+ _

emoexcpbzpe64014845942.png

0 J, ]) e* F! R4 t5 |5 {图9：晶圆级系统集成方法的示意图，展示了系统配置向更大规模扩展的潜力。
, ?* h3 u. W5 ~6 K- w/ Q6 A0 m
随着AI/ML应用需求不断增长，Chiplet互连技术将继续发展。通过周密考虑设计因素并实施先进封装解决方案，半导体行业正在稳步提升功率效率和性能。

参考文献
5 B, E; F8 V) P7 ][1] S. Li, M. Lin, W. Chen and C. Tsai, "High-Bandwidth Chiplet Interconnects for Advanced Packaging Technologies in AI/ML Applications: Challenges and Solutions," IEEE Open Journal of the Solid-State Circuits Society, vol. 4, pp. 351-364, 2024, doi: 10.1109/OJSSCS.2024.3506694.
END

" r7 E1 y6 P+ C1 s( u8 G9 Q: K软件申请我们欢迎化合物/硅基光电子芯片的研究人员和工程师申请体验免费版PIC Studio软件。无论是研究还是商业应用，PIC Studio都可提升您的工作效能。
+ Z3 k4 z4 G- V0 k( g# R' Y点击左下角"阅读原文"马上申请
5 Z4 \' z  o* R6 }
; P# Z( U0 h/ t% r6 ]$ Y; C欢迎转载
1 }# u; z5 }$ {# {# W2 ?
" ]: y% s0 M% M+ Y7 ?, y$ T转载请注明出处，请勿修改内容和删除作者信息！

3 R5 i. }  \8 F$ Q7 |7 h
3 i2 k0 N# }* @, F3 B" \

rdzf1fkwdqg64014846042.gif

# N7 I  q5 U$ j. h- E. m! r, ~( {- G
3 y8 s, i' c6 h  z关注我们

% c) Y* T$ z2 }9 x: g2 c+ y vaxw4vrtmag64014846142.png   [! j1 o) G- V% Q& e5 [9 T

ttzuxinkcxn64014846242.png - s! B0 M7 w% Y/ A0 E3 A" F

ubgqa1ylwu464014846342.png $ q! Z6 W' Z; _! Q' i$ `4 N7 I

                     


( b+ c- ^) B  Q+ k0 N
3 z7 l8 Z9 v# ^1 O4 C& ]关于我们：
深圳逍遥科技有限公司（Latitude Design Automation Inc.）是一家专注于半导体芯片设计自动化（EDA）的高科技软件公司。我们自主开发特色工艺芯片设计和仿真软件，提供成熟的设计解决方案如PIC Studio、MEMS Studio和Meta Studio，分别针对光电芯片、微机电系统、超透镜的设计与仿真。我们提供特色工艺的半导体芯片集成电路版图、IP和PDK工程服务，广泛服务于光通讯、光计算、光量子通信和微纳光子器件领域的头部客户。逍遥科技与国内外晶圆代工厂及硅光/MEMS中试线合作，推动特色工艺半导体产业链发展，致力于为客户提供前沿技术与服务。
$ ?8 r9 o% }# j( h' A
/ B7 c6 `8 l) |- k) @: ehttp://www.latitudeda.com/
（点击上方名片关注我们，发现更多精彩内容）