nkjk4yiids26404092617.gif
' c$ s. ]. P8 q% x4 `; Q5 h
点击上方蓝色字体,关注我们2 D2 c5 V8 y7 z/ |# N) {( V
) z! G" C t% _& }0 j% d1+ J2 b1 F2 Z0 i& T& f
异常波形分析
* ^6 A; F) j N1 ~技术团队通过 CAN 分析仪抓取第 31 个节点的总线波形,发现其边沿过缓,且呈现明显的“镰刀”状。
9 W% n5 x6 e* I" T* R& p8 l1 L/ r1 [+ P5 |; \/ v
vd5sk3qdyte6404092722.png
; @* {9 P9 s( Z' o1 F
4 k& Z3 j9 |$ W a# A" B1 ^% F
hzlac3kjnzn6404092842.png
0 E, a' T- |8 L+ r# R9 j; j$ ]$ X9 R v% G6 _" ]; ?0 F! n# R
经过分析,总线波形出现此类异常的主要原因是 总线上存在较大的等效电容,导致信号的充放电时间过长。. d9 R& m L8 n9 W/ c7 f
2; C3 c/ Y& E+ m8 n5 N
电容效应与波形异常的理论基础, o7 ]; P4 ^; x! t" z
根据充放电时间公式 t=RCt = RCt=RC:
" w& B( d; ~ V6 P5 W+ |) h2 SRRR:等效电阻,包括 收发器内阻和 终端电阻。CCC:等效电容,包括引脚对地电容(Cj1)和总线间电容(Cj2)。
J4 v4 }& ^# F2 g) \# q
) W; t/ x( p3 Y当总线电平从高变低时,电容上的电压需通过内阻 RRR 和终端电阻释放。若 等效电容过大,放电时间增大,导致波形边沿变缓。$ y1 a9 _1 t% V0 C+ [) M
: c) r& z# O% \" Z+ X
5s2qq3scb406404092952.png
% _0 o, w1 Z1 f/ k4 w
3
9 C. ]! t6 T& H2 ]3 F总线接口电路检查与优化
: {; k: l# X1 `5 q通过检查客户使用的 CAN 接口保护电路。
& Q# h/ J# h% K4 k- o4 n0 P5 g O6 R6 D/ |! j6 B! Z. ?, C# V
l2gm3jz2q2n6404093059.png
0 o9 U, y3 ?- e+ ~) B0 U, r
9 [5 c' y5 f1 ~$ h+ z发现:电路中采用了 TVS 管和 气体放电管作为保护器件。TVS 管的结电容较大,通常在数百到上千皮法,多个节点组网时,结电容叠加会显著影响总线性能。3 A4 ~' ]) s; h @( s8 w6 K
4* I5 c% H& g A
实验验证与优化过程
) U* t5 o& i, P, U4 n去除部分 TVS 管后(保留部分保护器件)
, L! w1 _# Q. {' m+ Y波形边沿迟缓程度有所改善,但仍呈“镰刀”状。
% C6 k( s1 I6 Z7 ?
" K$ c% {: c+ W. v7 _/ R! B
y2gzgzwur136404093122.png
" K- W% Z' B/ q
完全去除 TVS 管后+ A. d, }/ Z0 S' D0 N& b
波形恢复正常,“镰刀”状消失,且丢帧问题解决。
7 f/ \; D# f: y5 B5 [/ A% _2 A
4zkzcikyuoe6404093247.png
- ?1 `. T% |$ k
; @6 R9 e! I8 q* m; W对比去掉 TVS 管前后的波形:8 h0 t% e# D+ N6 E2 p/ t
优化前:边沿时间约 1.3 μs。优化后:边沿时间减小至 160 ns,通讯性能显著提升。
7 K$ `7 p- w' Z3 H- v0 {" P0 b
yfjplu2onz56404093310.png
! t {1 ~0 }: [$ f4 j57 r. k& c+ B- x' v9 y; @4 o; c: l
结论与建议* d5 e: a% t- ~
异常波形的核心原因:
/ X: p+ U4 ], D. O1 @- l总线等效电容过大是“镰刀”波形的主因。保护电路中使用的大结电容器件(如 TVS 管)可能导致总线性能下降,需权衡其保护效果与通讯效率。
; I+ U& x6 w0 R$ a& [
' W/ u' A: @: b8 _优化方向:0 t+ i8 ]* [$ f2 V' V" _
优选低结电容的保护器件。组网设计时,尽量减少无必要的并联电容。在调试时通过波形分析仪定位问题节点,并适时调整终端匹配电阻值或减少节点数。
4 V8 ~8 I: A4 _! V/ R9 Y/ r! c* d) j+ D+ f
建议的实践措施:1 t5 D( w5 h$ f: j4 W7 T
对关键节点进行波形测试,确保边沿时间满足协议要求。在节点数较多的情况下,适当降低通讯速率或优化拓扑结构(如采用分支网络)。; g& d8 s; F, Z; D! z
0 \3 O6 x. |; u此案例充分说明,总线通讯的可靠性不仅依赖于设计阶段的参数选型,更需要在现场调试中结合波形分析工具优化组网细节,为工业场景的高效运行提供保障。! r6 Y0 M, x6 n0 D) `
czfxkkjr2aa6404093411.jpg
: [* \/ x7 ?' G% w
ygigrrdwn0r6404093511.gif
- f* t8 Y9 E# V' K. `5 K# e: E点击阅读原文,更精彩~ |