高速线路PCB设计：传输线效应

硬件笔记本

在高速线路中，由于传输线阻抗变化的问题，会有一部分的信号能量被反射，假设信号是一个跑步的人，人从A端想要跑到B端，在人经过线路每一块的导体时都会改变其电压值，一开始他在阻抗为50Ω的线路上跑，碰到过孔时阻抗的变化会产生让其速度变慢并产生一定的反弹，一直到终端为1MΩ时，此时几乎带着100%的能量被反弹回A端，反弹到A端时，由于A端为25Ω，会有一部分能量被留住，一部分能量被反弹，反弹的能量约为初始值的1/3。而这1/3的信号再次到达B端后，又会被反射，以此类推。在示波器上可以看到信号的上升沿和下降沿产生振荡直至能量减弱信号幅度随之减小。

8 H4 h; J7 ?3 ]5 G7 }. {

0ayaolaoyel64013920218.png

& j' G: H* c6 Y( F" Z2 B3 U( d9 [
( D; q6 M  K, T基于上述模型，传输线会对整个电路设计带来一下效应：
. s% r8 |4 z6 B* J反射信号、延时和时序错误、多次跨越逻辑电平门限错误、过冲与下冲、串扰、电磁辐射
7 o/ V6 o0 j" D# A
  I' ?' V) X: ~2 p1 {+ k: J信号轮廓失真
0 m) ~& t: J0 U7 |; b1 x- f2 W! {
信号在接收端将被反射，信号轮廓将失真。失真变形的信号对噪声的敏感性、EMI若显著增加，这可能会造成整改系统的失效。
反射信号产生的主要原因：过长的布线、未进行阻抗匹配的接收端、未进行阻抗匹配的传输线（由于过量电容、电感的阻抗失配）
0 `' \' e! O' B; d
信号延时
. z0 n9 r* \* V! }0 l( ?
信号在逻辑电平的高、低门限之间变化时，信号迟滞不跳变。过多的信号延时可能导致时序错误和元器件功能混乱，通常在多个接收端时会出现问题。
9 H7 g# y  }2 i2 {  o1 H信号延时产生的主要原因：驱动过载、布线过长
0 j: w. G9 B8 ^1 _! n8 G
, M$ d5 k) S3 I9 }, j' p- v, H$ _3 P信号电平错误
6 _& U& |' F/ K. @- W: T
信号的振荡发生在逻辑电平门限附近，在跳变的过程中可能多次跨越逻辑电平门限，导致逻辑功能紊乱。

/ Q1 q9 H, P4 o# s信号过冲与下冲

0 H" h0 O2 @, N6 F' w, W7 [布线太长或信号变化太快都可以导致过冲与下冲发生，虽然大多数芯片器件接收端有输入保护二极管，但有时这些过冲电平会远远超过器件的电压范围，导致器件损坏。

信号串扰
) q4 F& h- w  R4 E# }( [
在一根信号线上有信号通过时，与之相邻的信号线上会感应出相关信号，异步信号和时钟信号更容易产生串扰。
9 S( T/ l0 o* n2 l" v$ o/ i解决串扰的方法：移开发生串扰的信号或屏蔽被严重干扰的信号。信号距离地平面越近，或者加大线间距，都可以减少串扰的发生。

电磁辐射

8 C% Y: Q3 M4 d9 I电流流过导体会产生磁场。在电磁干扰(EMI)中，包括产生过量的电磁辐射和对电磁辐射的敏感性两个方面。数字系统处理快速的时钟和周期转换率，在系统运行时会向周围环境辐射电磁波，从而使周围环境中正常工作的电子设备收到干扰，而模拟电路，由于本身的高增益，会成为易受影响的电路。
5 w% D: N( ~7 u+ C; Y# i4 J' {EMI产生的主要原因是电路工作频率太高及布局、布线不合理。