电子产业一站式赋能平台

PCB联盟网

搜索
查看: 4359|回复: 18
收起左侧

[文件已评审] 编号:20170912 PCB公益评审报告

[复制链接]

633

主题

1927

帖子

8107

积分

联盟顾问

Rank: 3Rank: 3

积分
8107
发表于 2017-9-12 19:23:53 | 显示全部楼层 |阅读模式
您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)- j: D# f: t$ w! K  d- H8 b; I4 }# j
------------------------------------------------------------------------------------' w) R) S: c# Y; ?
使用前请您先阅读以下条款:1 q) U; k* E5 _6 x. ]
1.评审PCB全程保密不外发,评审之后会进行文件删除,介意者不要发送文档!& K7 Z* f2 p) M1 }( V5 q
2.评审报告只是局部截图并添加文字说明,如需更详细的请内容请联系我们评审人员& a( p8 m5 i( [* z3 T; W0 P) O
3.评审意见仅供参考意见,由此造成的任何相关损失网站概不负责 。$ q. f- o; B9 A) n4 \/ W9 a0 u& N
------------------------------------------------------------------------------------" E; Z0 J! ?/ R
如果您的PCB需要评审,请以邮件的方式发送给我们,我们一般在1个工作日之内安排评审0 n) n4 X3 y5 V( o$ H
邮件格式:PCB公益评审+项目名称
$ t. N+ l) R% S4 g! {5 U. \邮件地址:pcbqa@fany-eda.com
1 y, x( k) `' x% A  M------------------------------------------------------------------------------------3 p% j( i6 V! x$ \% x; b
1、PHY芯片建议顺时针旋转90°,这样对于RX TX 的差分线会更加短一些,目前走线太长* x8 f3 J) [! e7 f: a- _7 ^

. c& p1 Y9 E# K( W
1 Y5 c! f2 b0 T$ a! @  t0 a" G& D
9 I5 p8 y8 O  i/ r. H3 z
# A  E  B+ X0 D. Z

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复

使用道具 举报

633

主题

1927

帖子

8107

积分

联盟顾问

Rank: 3Rank: 3

积分
8107
发表于 2017-9-12 19:28:36 | 显示全部楼层
2、耦合电容 放置到前面,采取π型滤波方式,建议参照官方给的建议进行更改
  O# u7 {6 C; n* _3 i* |
# X- n, `) V; z% t; v( ?4 S, Q2 V. z9 E: z1 \

; B* g! ~, t8 N, A9 J' |5 n7 t' X% \8 A! L& ?* S7 P0 b
具体设计要求请参考以下内容:
0 U7 E- H) G) R2 o
布局要求:
1、布局整体紧凑,一般放置在主控的同一侧,靠近主控IC
2、布局是尽量使电容分支要短(目的:减小寄生电容,)
3、晶振电路一般采用π型滤波形式,放置在晶振的前面。

! o; N! N6 v+ e( D4 ?9 \2 E7 {
布线要求:
1)走线采取类差分走线;
2)晶体走线需加粗处理:8-12mil,晶振按照普通单端阻抗线走线即可;
3)对信号采取包地处理,每隔50mil放置一个屏蔽地过孔。
4)晶体晶振本体下方所有层原则上不准许走线,特别是关键信号线。(晶体晶振为干扰源)。
5)不准许出现stub线头,防止天线效应,出现额外的干扰。
7、继电器为干扰源,请本体下面挖空处理。并且,走线需要加粗处理。

; X: ~# E0 A" Z) U6 {

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

633

主题

1927

帖子

8107

积分

联盟顾问

Rank: 3Rank: 3

积分
8107
发表于 2017-9-12 19:32:33 | 显示全部楼层
本帖最后由 PCBQA 于 2017-9-12 19:34 编辑
, J% [" \# v* j
, m8 ^$ M! ]( ?% C: m3、滤波电容放置位置是合适的 但是是否可以考虑走线 可以先通过滤波电容之后再进去IC管脚 这样可以更好的体现电容的作用,其他类似的地方都检查下
" F" U; f# u* ?5 I7 n- }9 X; ~% h( R& n7 ]7 y% k; \

# m+ o, t) W. l. _像这个HUB IC这边的滤波电容起到的作用是非常有限的  
3 w( ^" j( x7 W- ~. H/ X) \, Q/ A# U2 ~! i, K$ E, e
0 S. Z$ E" p6 m6 ^) |8 e! ~8 T& b

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

633

主题

1927

帖子

8107

积分

联盟顾问

Rank: 3Rank: 3

积分
8107
发表于 2017-9-12 19:39:56 | 显示全部楼层
4、8188WIFI模组这边的天线 耦合电阻电容应该是要放在天线的起始段,焊接天线这边不要挖空了 采取立体包地,隔层参考 并且严格控制50欧姆组阻抗
, K& F4 {+ N  E4 V板载天线那边挖空OK
5 j' s& a. b! ]% p# p( j
7 g& D( O0 f1 H2 m! H, q8 b: ^4 f; Z, e' r
* t) R: m$ ^+ X9 u3 m5 y

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

633

主题

1927

帖子

8107

积分

联盟顾问

Rank: 3Rank: 3

积分
8107
发表于 2017-9-12 19:43:38 | 显示全部楼层
5、HDMI走线请考虑100欧姆差分阻抗,走线请尽量避开WIFI模组,走线打孔换层的地方加上回流地过孔  空间允许的情况下 请包地处理& m5 ?8 R2 Y  B& \

8 b& _0 F' M- x& G+ [5 Z' A+ Y

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

633

主题

1927

帖子

8107

积分

联盟顾问

Rank: 3Rank: 3

积分
8107
发表于 2017-9-12 19:47:21 | 显示全部楼层
6、多排走线打孔不要成排打到一起,这样GND平面会造成隔离 破坏平面完整性,可以考虑右边的打孔方式
7 Q2 D! B5 u) X% t" _" ~% q  r: G9 W" N5 m5 n+ `" U
) m& N  X5 `# u# C9 H

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?立即注册

x
回复 支持 反对

使用道具 举报

633

主题

1927

帖子

8107

积分

联盟顾问

Rank: 3Rank: 3

积分
8107
发表于 2017-9-12 19:57:14 | 显示全部楼层
更多细节问题7、走线锐角
) G4 n( f) }; |/ t: y8、走线不满足3W原则  H, j6 t# o2 c( `; A2 E
9、走线STUB线 ,无网络的过孔等10、一脚表示不清晰,丝印未调整( K0 H1 i7 S  l+ S5 P) n1 y+ t- i  W
11、高速线的回流GND孔,包地等未严格处理0 B& S7 `+ ?+ J/ u& s" a. r
12、阻焊未设置 造成阻焊桥过小
, N9 O/ p1 S9 `$ n13、过孔未盖油处理
( P( w8 R4 J* e
回复 支持 反对

使用道具 举报

6

主题

591

帖子

2318

积分

三级会员

Rank: 3Rank: 3

积分
2318
发表于 2017-9-19 10:42:18 | 显示全部楼层

( S  z; w0 `$ f' W$ M  |强烈支持PCB联盟网网友资料分享,免费资源就是给力!
回复 支持 反对

使用道具 举报

3

主题

212

帖子

900

积分

二级会员

Rank: 2

积分
900
发表于 2017-11-6 09:24:24 | 显示全部楼层

7 L: z. S* B3 i6 b# W) W支持一下,谢谢分享
回复 支持 反对

使用道具 举报

4

主题

1386

帖子

2989

积分

凡亿读者

积分
2989
发表于 2018-6-23 14:11:12 | 显示全部楼层
谢谢,值得学习!!
回复 支持 反对

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

关闭

站长推荐上一条 /1 下一条


联系客服 关注微信 下载APP 返回顶部 返回列表