编号:20170912 PCB公益评审报告

PCBQA

您阅读的评审报告自于凡亿PCB QA评审组(www.fany-online.com)
" p5 Y! S: ~# |# X9 k* G------------------------------------------------------------------------------------
使用前请您先阅读以下条款:
' j+ I# ^5 m% R8 M; k5 _1 I# M1.评审PCB全程保密不外发，评审之后会进行文件删除，介意者不要发送文档！
! t4 l7 `! [( b2 S- ~2.评审报告只是局部截图并添加文字说明，如需更详细的请内容请联系我们评审人员
. `* {6 `& t% e8 t3.评审意见仅供参考意见，由此造成的任何相关损失网站概不负责 。
------------------------------------------------------------------------------------
$ d. Y/ h  `- H$ @如果您的PCB需要评审，请以邮件的方式发送给我们，我们一般在1个工作日之内安排评审
邮件格式：PCB公益评审+项目名称
邮件地址：pcbqa@fany-eda.com
" y3 v) X1 e% h) G8 n0 b: K: f1 i------------------------------------------------------------------------------------
1、PHY芯片建议顺时针旋转90°，这样对于RX TX 的差分线会更加短一些，目前走线太长



2 a' k) O( W# V

PCBQA

2、耦合电容 放置到前面，采取π型滤波方式，建议参照官方给的建议进行更改
5 V1 m" ]; E8 i9 a$ P1 G

0 r! B+ f7 {1 m/ I

具体设计要求请参考以下内容：
; t- R! N5 T( F" @

布局要求：

1、布局整体紧凑，一般放置在主控的同一侧，靠近主控IC。

2、布局是尽量使电容分支要短（目的：减小寄生电容，）

3、晶振电路一般采用π型滤波形式，放置在晶振的前面。

8 h7 h! |/ {1 l* l" f$ ]' u: r

布线要求：

1）走线采取类差分走线；

2）晶体走线需加粗处理：8-12mil，晶振按照普通单端阻抗线走线即可；

3）对信号采取包地处理，每隔50mil放置一个屏蔽地过孔。

4）晶体晶振本体下方所有层原则上不准许走线，特别是关键信号线。（晶体晶振为干扰源）。

5）不准许出现stub线头，防止天线效应，出现额外的干扰。

7、继电器为干扰源，请本体下面挖空处理。并且，走线需要加粗处理。

6 [9 F. E) \2 o$ M( |

PCBQA

( f3 u4 n3 `4 _. y/ m( D' |# A
3、滤波电容放置位置是合适的 但是是否可以考虑走线 可以先通过滤波电容之后再进去IC管脚 这样可以更好的体现电容的作用，其他类似的地方都检查下

+ L) G1 D, b) I0 W4 d- P; C
  }8 V+ u6 A& ?& U. g# m) b3 Q像这个HUB IC这边的滤波电容起到的作用是非常有限的  

PCBQA

4、8188WIFI模组这边的天线 耦合电阻电容应该是要放在天线的起始段，焊接天线这边不要挖空了 采取立体包地，隔层参考 并且严格控制50欧姆组阻抗
$ Q0 h% k/ K) ~板载天线那边挖空OK
- }3 a$ \  b4 z! d

PCBQA

5、HDMI走线请考虑100欧姆差分阻抗，走线请尽量避开WIFI模组，走线打孔换层的地方加上回流地过孔  空间允许的情况下 请包地处理
# T" q1 ~4 S! d

PCBQA

6、多排走线打孔不要成排打到一起，这样GND平面会造成隔离 破坏平面完整性，可以考虑右边的打孔方式
6 C, z( ]( u- w) U$ Y! o8 D2 v2 _' ]( k

0 w: f/ [# _, u. F& k2 ~, m

PCBQA

更多细节问题7、走线锐角
8、走线不满足3W原则
9、走线STUB线 ，无网络的过孔等10、一脚表示不清晰，丝印未调整
. Z/ M' z; R3 q2 q. W11、高速线的回流GND孔，包地等未严格处理
12、阻焊未设置 造成阻焊桥过小
13、过孔未盖油处理
2 ^: B& a$ }: `5 M- y! Y+ G

lfly07

强烈支持PCB联盟网网友资料分享，免费资源就是给力！

JCrossover

' I0 d4 f: \8 A/ x4 C支持一下，谢谢分享

PANZE

谢谢，值得学习！！