PECL/CML/LVDS高速接口互连电路设计

硬件电子工程师

【摘要】上篇文章介绍了PECL/CML/LVDS这几种高速差分接口电路结构、原理，本文将从这几种接口 的互联硬件设计对这几种接口作进一步详细介绍。
1 LVPECL与LVPECL之间的连接LVPECL 到LVPECL 的连接分直流耦合和交流耦合两种形式
1.1 直流耦合LVPECL 负载一般考虑是通过50Ω接到Vcc-2V 的电源上，一般该电源是不存在的，通常的做法是利用电阻分压网络做等效电路，如图3.1 中所示，该等效电路应满足如下方程：

sshr2q3nqey64015176440.jpg

图3.1 等效电路
Vcc ? 2 V = Vcc R2/（R1+R2）
7 ^' ]) p8 }& S1 h8 F. jR1*R2/（R1 + R2）=50Ω
解上面方程组，得到：
. p/ B2 r. H7 j5 h: \9 jR1 = 50VCC/（VCC-2V） R2 = 25VCC
图3.2 给出了这两种供电情况时的详细电路。
: @, p" J4 ^4 f; [

ghzwjffdcgs64015176540.jpg

  N) x( }! r( q1 c  t图3.2 PECL电路之间直流耦合
在3.3V 供电时，电阻按5%的精度选取，R1为130Ω，R2为82Ω；在5V 供电时（此时为PECL电平），R1为82Ω，R2为130Ω。
5 C1 x3 i9 o' L' i9 u5 C1.2 交流耦合PECL 的输出共模电压需固定在Vcc-1.3V，在选择直流偏置电阻时仅需该电阻能够提供
/ I  K: ]' f. N* q14mA 到地的通路，这样R1=（Vcc-1.3V）/14mA。在3.3V 供电时，R1=142Ω，5V 供电时，R1=270Ω。然而这种方式给出的交流负载阻抗低于50Ω，在实际应用中，3.3V 供电时，R1 可以从142Ω到200Ω之间选取，5V 供电时，R1 可以从270Ω到350Ω之间选取，原则是让输出波形达到最佳。
8 d. e4 R, o( ?6 q. u图3.3中分别给出了两种电路结构，在图3.3 （a）有一个缺点就是它的功耗较大，当对功耗有要求时，可以采用图3.3（b）所示电路结构。

ddrsb0cxqpd64015176640.jpg

1 E; y& L% {9 |; H图3.3 PECL电路间交流耦合
, t/ x7 E# S7 l5 q6 j在图3.3 （a）中，R2和R3通常选取：
! a9 F2 i( t/ k# i8 pR2 = 82 ? / R3 = 130 ? +3.3 V供电时
R2 = 68 ? / R3 = 180 ? +5 V供电时
在图3.3 （b）中，R2和R3通常选取：
R2 = 2.7 K? / R3 = 4.3 K? +3.3 V供电时
. R3 |! x% K6 w! Y* \R2 = 2.7 K? / R3 = 7.8 K? +5 V供电时

ldxw3pjzjf364015176741.jpg

2 LVDS与LVDS接口的连接LVDS 用于低压差分信号点到点的传输，该方式有三大优点，从而使得它更具有吸引力：
, h; f1 T) s  f' q4 ?（1）LVDS 传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100Ω。这一特征使它适合做并行数据传输。
, Z1 o; Y3 B% v0 ?! [, `（2）LVDS 信号摆幅小，从而使得该结构可以在2.4V 的低电压下工作。
4 u9 U1 a0 Y& l7 _$ ]# T& f/ R（3）LVDS 输入单端信号电压可以从0V 到2.4V 变化，单端信号摆幅为400mV，这样允许输入共模电压从0.2V 到2.2V范围内变化，也就是说LVDS 允许收发两端地电势有±1V的落差。
' q/ L0 ?& I4 E  w3 M6 n! `: q5 f8 q

lhtz2qyzqxr64015176841.png

图3.4 LVDS间连接
$ y; _3 E- X& F  a1 S9 S因为LVDS 的输入与输出都是内匹配的，所以LVDS 间的连接可以如图3.4那样直接连接。但在设计时需要确认芯片内部，其接收端差分线对间是否已有100Ω电阻匹配，若没有则需在外面加100Ω电阻，电阻需靠近接收端放置。
3 CML电平之间的连接CML 是所有高速数据接口形式中最简单的一种，它的输入与输出是匹配好的，从而减少了外围器件，也更适合于在高的频段工作。它所提供的信号摆幅较小，从而功耗更低。

f0kus5phoiz64015176941.jpg

  X1 q  e* S. |9 m  |3 HCML 接口的输出电路形式是一个差分对，该差分对的集电极电阻为50Ω。假定CML 输出负载为一50Ω上拉电阻，则单端CML 输出信号的摆幅为Vcc~Vcc-0.4V。在这种情况下，差分输出信号摆幅为800mV，共模电压为Vcc-0.2V。若CML输出采用交流耦合至50Ω负载，这时的直流阻抗有集电极电阻决定，为50Ω，CML 输出共模电压变为Vcc-0.4V，差分信号摆幅仍为800mV。
CML 到CML 之间连接分两种情况：
  ^" Z# Q& d- _. `# g- [（1）当收发两端的器件使用相同的电源时，CML 到CML 可以采用直流耦合方式，这时不需加任何器件；
9 `2 J$ i% G/ J. }1 U（2）当收发两端器件采用不同电源时，一般要考虑交流耦合，如图3.5 中所示，注意这时选用的耦合电容要足够大，以避免在较长连0 或连1 情况出现时，接收端差分电压变小。

yvd1o5vnsb264015177041.jpg

图3.5 CML接口间连接
. m) n* f& _' z6 A' A6 X# e1 J4 LVPECL到CML的连接4.1 交流耦合LVDS到CML的交流耦合连接方式如图3.6 所示。在LVPECL的两个输出端各加一个到地的偏置电阻，电阻值选取范围可以从142Ω到200Ω。如果LVPECL 的输出信号摆幅大于CML 的接收范围，可以在信号通道上串一个25Ω的电阻，这时CML 输入端的电压摆幅变为原来的0.67 倍。

wpq2zuy311n64015177141.jpg

% X4 v$ s" Z8 F图3.6 LVPECL到CML的交流耦合连接
4.2 直流耦合在LVPECL 到CML 的直流耦合连接方式中需要一个电平转换网络，如图3.7（a）中所示。该电平转换网络的作用是匹配LVPECL 的输出与CML的输入共模电压。一般要求该电平转换网络引入的损耗要小，以保证LVPECL 的输出经过衰减后仍能满足CML 输入灵敏度的要求；另外还要求自LVPECL端看到的负载阻抗近似为50Ω。下面以LVPECL驱动MAX3875 的
% V- A% t9 n' T' N( f$ Q

l0tzxwdq0a264015177241.jpg

2 b  d3 t6 L- r$ A( K  h' I（a）直流耦合时电阻网络
: w' _9 j1 z# ]0 h2 h) I

pb4pqqpzctn64015177341.jpg

  C# A- g$ J  j1 K- e9 p1 W（b）直流耦合连接
9 A2 D6 b& K- h9 G6 i图3.7 LVPECL到CML的直流耦合连接
CML 输入为例说明该电平转换网络。如前所述，电阻网络需满足：
' f' _9 d0 Z9 O' W* C2 ]VA = VCC - 2.0V = R2·VCC /（R2 + R1//（R3 + 50Ω））
VB = VCC - 0.2V = （VCC·R3 + 50Ω·（VCC - 1.3V））/（R3 + 50Ω）
# a, ^, a, w/ ~" P( r0 E6 z0 ]Zin = R1// R2 // （R3 + 50 ?）= 50 ?
8 k" d, X: Q9 ?1 f/ R$ n5 b3 ^8 OGain = 50 /（R3 + 50） ≥ 0.125
求解上面的方程组，我们得到R1=182Ω，R2=82Ω，R3=290Ω，VA=1.35V，VB=3.11V，Gain=0.147，Zin=49Ω。
LVPECL 到MAX3875 的直流耦合结构如图3.7（b） 所示。对于其它产品的CML 输入，最小共模电压和灵敏度可能不同，设计时可修改VB值，再根据上面的公式计算所需的阻值。
+ T; {$ F5 l+ N

thwf1va4cqb64015177442.jpg

5 CML到LVPECL的连接图3.8中，给出了CML到LVPECL的交流耦合连接。由于CML与LVPECL接口的中心电平不同，
. p( b) X* S( J1 ]3 J

s22lwsrmqhp64015177542.jpg

# K$ V9 i$ ~% S5 j9 ~9 G! n图3.8 CML到LVPECL的交流耦合连接
通常采用交流耦合，LVPECL输入接口需要外加直流偏置，保证中心电平在VCC-1.3V，图8（a）、（b）分别是外部加直流偏置电阻的连接方式。其中，（a）的连接方式功耗较低。（c）为芯片内已有直流偏置时的连接电路。
6 LVPECL到LVDS的连接6.1 直流耦合LVPECL到LVDS 的直流耦合结构需要一个电阻网络，如图3.9中所示，设计该网络时有这样几点必须考虑：首先，我们知道当负载是50Ω接到Vcc-2V 时，LVPECL 的输出性能是最优的，因此我们考虑该电阻网络应该与最优负载等效；然后我们还要考虑该电阻网络引入的衰减不应太大，LVPECL 输出信号经衰减后仍能落在LVDS 的有效输入范围内。注意LVDS 的输入差分阻抗为100Ω，或者每个单端到虚拟地为50Ω，该阻抗不提供直流通路，这里意味着LVDS输入交流阻抗与直流阻抗不等.经计算，电阻值为：R1=182Ω，R2=48Ω，R3=48Ω。电阻靠近接收侧放置。
3 c* c* Z0 R! \- h) ?% ~

ajerce0jd5u64015177642.jpg

图3.9 LVPECL到LVDS的直流耦合结构
3 e: ^' y2 L6 d7 R) U  a# O* G# r6.2 交流耦合LVPECL 到LVDS 的交流耦合结构如图3.10 所示，LVPECL 的输出端到地需加直流偏置电阻（142Ω到200Ω），同时信号通道上一定要串接50Ω电阻，以提供一定衰减。LVDS 的输入端到地需加5KΩ电阻，以提供近似0.86V 的共模电压。

0c4xkfdouza64015177742.jpg

$ ~  ^8 J0 [+ a  E' ]0 ~图3.10 LVPECL到LVDS的交流耦合结构
5 R6 A/ t$ Z' k& W$ k2 I+ i$ S7 LVDS到LVPECL的连接7.1 直流耦合LVDS到LVPECL 的直流耦合结构中需要加一个电阻网络，如图3.11 所示，该电阻网络完成直流电平的转换。LVDS输出电平为1.2V，LVPECL的输入电平为Vcc-1.3V。LVDS 的输出是以地为基准，而LVPECL 的输入是以电源为基准，这要求考虑电阻网络时应注意LVDS 的输出电位不应对供电电源敏感；
* M- Q" F3 t0 c: ]8 ~$ g! F3 W# {另一个问题是需要在功耗和速度方面折中考虑，如果电阻值取的较小，可以允许电路在更高的速度下工作，但功耗较大，LVDS 的输出性能容易受电源的波动影响；
还有一个问题就是要考虑电阻网络与传输线的匹配。经计算，电阻值选取为：R1=374Ω，R2=249Ω，R3=402Ω，VA=1.2V，VB=2.0V，RIN=49Ω，Gain=0.62。LVDS 的最小差分输出信号摆幅为500mV，在上面结构中加到LVPECL 输入端的信号摆幅变为310mV，该幅度低于LVPECL 的输入标准，但对于绝大多数MAXIM 公司的LVPECL 电路来说，该信号幅度是足够的。设计中可根据器件的实际性能作出自己的判断。
7 I. H, i6 h2 u1 F

pdvu1neagv264015177842.jpg

图3.11 LVDS到LVPECL的直流耦合结构
7.2 交流耦合LVDS 到LVPECL 的交流耦合结构较为简单，只需要LVPECL输入侧加直流偏置，满足其中心电压的要求。图3.12 （a）、（b）两种为常用到的结构。

3t1lvuvtjni64015177942.jpg

图 3.12 LVDS到LVPECL的交流耦合结构
/ X5 _8 g) G5 C" g8 CML到LVDS的连接CML到LVDS的连接通常采用交流耦合结构，图3.13、14给出了两种电路结构，需注意CML 的输出信号摆幅应落在LVDS 的有效工作范围内。
& i' L( G% ^8 H* @& ]

qipu4iuc1ck64015178042.png

图3.13 CML到LVDS的交流耦合结构
4 W2 I$ Y( t- ^* K1 s* I: Q5 P+ _

1hfgx2izg5t64015178142.jpg

图3.14 CML到LVDS的交流耦合结构
8 p" H1 M: I; ~; X  K9 差分信号设计原则在差分信号传输设计中，不同类型的差分线，其输入输出的中心电平不同，摆幅也不同。但设计中，以下设计原则还是比较通用的。
3 F5 n) F+ O" y# t; `0 l, G

b5azld05ep464015178243.jpg

7 H# y! _# v; i6 `（1）差分线的正、负端要求等长。一般来说，对于155Mbps的差分线对，其长度差应控制在160mil以内，建议控制在80mil以内；622Mbps的差分线对，控制在40mil以内；其余按速率类推，或根据datasheet推荐的值进行约束。
( x# H: k8 B2 z' @3 q+ b（2）差分阻抗控制在100 +/-10%Ω。
6 z8 y/ l3 U0 m' n（3）数据差分线与其它非时钟信号线的边到边间距应大于2倍线宽，与时钟信号线或时钟差分线应大于3倍线宽。
0 D2 a) @$ I1 }& q0 q7 J（4）一般来说，差分线在布线时尽量走内层，且要邻近平面层，表层走线尽量短；
（5）对于高速差分线为减少过孔数目，有时也允许走表层。差分线的过孔数目越少越好，在需要打过孔的情况下，差分线正、负信号线要成对打过孔，也即若正端信号线需要打过孔换层，负端信号线也需要在相应的位置打过孔。一般来说，155Mbps速率的差分线对，其过孔应数目控制在4个以内，622MGbps及1.25Gbps速率的应控制在3个以内；而2.5Gbps速率及以上的差分对，除在BGA下出线必须打过孔以及压接式接插件必须的压接过孔外，在其信号走线的其它位置尽量不要再打过孔。
! \- L8 n: w% q: C/ H  O（6）时钟信号在不同电平间转换时，尽量采用交流耦合结构。交流耦合电容，选取不宜太小，通常1GHz以上频率选0.01μF，以下的选取0.1μF。泻放电阻和匹配电阻在PCB中的布局和选择。对于有泄放电阻或终端匹配电阻的差分接口电路，泄放电阻R1应尽量放在驱动pin附近，匹配电阻R2和R3尽量靠近接收pin；
（7）考虑到散热和能承受的额定功率，最好选择选择0603封装的电阻，或者0805封装的电阻，不应选用0402及更小封装的电阻，否则应具体计算该电阻上的功耗。