电子产业一站式赋能平台

PCB联盟网

搜索
查看: 1179|回复: 0
收起左侧

AD经验总结

[复制链接]

3

主题

117

帖子

534

积分

二级会员

Rank: 2

积分
534
发表于 2023-11-9 14:30:37 | 显示全部楼层 |阅读模式
AD基础篇笔记
序号步骤具体操作
1新建工程文件-新的-项目-本地项目-新建好的文件夹;
" m1 N" R& i0 y; mSCH/PCB:文件-新的-SCH/PCB3 {7 g( v5 i# H; Y( O  N
SCH/PCB库:文件-新的-库-原理图/PCB库;依次保存
& s0 q- ^% X# J# H9 d
6 ~& Y: _& n  O3 y3 e: Y
2SCH元件制作引脚热点朝外,引脚序号要与PCB引脚一致( y3 H3 w& d* ~! W4 s/ `
Design Ltem id:类型
% P3 p7 F% ~) I" D! [5 W2 iDesignator :位号
9 y$ x! @8 W& F4 T# GComment:阻值* ~+ ~' d& r5 l& ]2 }1 e
分裂元件:做好一个后工具-新部件,电源制作一对+ l- g- K' n' n6 k" o/ N
做芯片时可以通过改PIN脚,统一改名字
* w7 O: G6 O+ \' s# S8 S. U格点设置:VGS 100MIL# q, n: G7 W1 s
3PCB元件制作参考点放置中心:EFC/ Q4 p+ y6 W% q# B+ g
放置焊盘,不要放置过孔5 r  I3 r; O% m( c5 Q/ ~4 o/ Z( `. t
丝印线宽度:0.2mm;丝印线放置TOP丝印层- V8 H/ M8 h/ ~# v: q
4放置元件及连线放置-器件   连线:放置-线+ }* x  h. V7 s) v) B, X
1 网络标签:单页原理图有效、可自定义网络标签名称。(Netlabel)( M) Q% v7 j0 p+ f
2 离图连接器:跨页原理图、可自定义离图连接器名称。(offsheet)
5 h4 f# {4 k( p3 端口:跨页原理图、可自定义端口名称.(port)/ V1 }6 Y$ A& z& Y) r, e' O' a
4 电源端口:完全忽略结构,都是连接在一起的.(VCC和GND)2 m* u5 {  q' x( |4 a/ k, z7 ?
5 走线SHIFT+空格键可以走斜线
: O  a# L. n) m2 d精准找器件位号:JC
6 t, i7 N7 |7 ^
5位号标注方法工具-标注-原理图标注-复位-更新更改列表-接收更改-执行变更
6原理图检查工程-工程选项9 H% C; C3 ?6 o
位号重复:duplicate part designators, T2 H' d8 h7 z% q" w
网络悬浮:Floating net labels. A# a, D* `+ U& \, D
电源悬浮:Floating power objects
& A; c5 _7 T! I& d: M+ I一个网络多个名字:Nets with multiple names" z, b* |/ u% {& C$ w/ j- [
单端网络:Nets with only one pin7 [1 Y- M* O, y! _+ g% a7 R
工程-验证PCB项目(Validate pcb Project pcb_project.prjpcb)2 ?9 e' H8 I; a
结果在Panels-messages中% T; F) u" _* h/ Z" S$ j& i
实际检查结果是:
% T& ~0 s3 r% E- Runconnected pin:未连接引脚
" b9 T0 J5 |/ e3 F- _  Cnet b has only one pin:单端网络
( {5 Z; ^" J  U  W2 ]1 u& z  Gnet wire has multiple nams: 一个网络多个名字
$ P& I# T5 {. c; Z2 ]duplicate component designators:位号重复
: o! N  o  I! j
7BOM表输出报告-Bill of materials: ~+ W$ W+ y5 E3 z
8PDF原理图输出PDF-文件-智能PDF
9封装导入选中元件-Footprint, j; {) w0 x3 d8 _3 ~; L6 ~6 ?; H
工具-封装管理器-添加-接受变化
10板框导入文件-导入-DXF-mm(毫米)-元素导入-层叠设置(放入机械1层)
' \7 i0 ?) h, Z% _! y文字格式选择-TRUE TYPE(特殊粘贴EA) 3 A9 W" V/ r  P& f) i' K5 {$ l
shift+e跳到热点上;
  e- j' u4 e: L& [' ~9 s$ J板框线宽度:0.2MM; M: H! b) C# @% R/ H; K) ~; }& w# G& Y
板框定义:DSD: o7 z% {: l# l5 ?/ L/ ?/ @6 v
板框挖槽:在机械1层画好想要的图形;工具-转换-以选中的元素创建板切割槽( V6 N2 Y: s+ A4 ~9 M
自定义板框:ctrl+G 通过这个对话框直接输入想要的尺寸,DSD直接生成
5 y$ J! K( V5 [# y选中一根线后,按TAB键可以全选
8 O% P0 ]& \* q1 Z3 z9 o板框和定位孔放置在keep out layer层
11Keep out 层
9 w: t( G1 v4 B; T7 {设置
选中板框后复制到空白处,选中状态下——工具——转换——转换选中元素到KEEPOUT——MS键——移动选中对象-到板框上
12尺寸标注放置——尺寸——线性尺寸(放在机械1层)带毫米单位
13网表导入设计-Improt changes from pcb-project.prjpcb$ E5 ]; Q* x/ N, J) K- A7 U) D
封装变更:在原理图中改好封装后更新到PCB中去- U& m* V. f$ y
          设计-update pcb document.pcbdoc
8 S1 J$ l. [9 R( Q1 I: D/ s7 d0 @3 \常见错误提示:
% W+ {8 Z2 W$ A3 K7 G0 {8 D8 N: w, T* _add differential pair:添加差分对& Q) c, K0 L" q/ f
add component class members:添加组件类成员& b( a5 T* }% X& B
网络也会出现没有封装的原因是网络旁边有个测试点,因为测试点没有封装也会报错1 j9 `& [: g$ Q5 X9 r$ S: g
unknown pin:原因是画元件时用电气线画的导致报错7 }( T4 L4 f  E, L* x6 s( `
number of nets differential pair:后缀改成-p -N就没有这个报错了,原因是软件不识别
5 d# t1 h( t+ X5 o5 v0 O2 f" r1 R6 M' F0 {
14位号大小设置选中位号-右键选中查找相似对象-高度height和宽度width选成same-确定-在新的对话框中在高度和宽度的填空中写30/5MIL8 ?7 b: q( B+ F" @# Z
位号放入元件中心:选中全部-右键对齐-定位器件文本-标识符选中间
15布局规则交叉模式设置方法:在PCB设置中工具-器件摆放-矩形区域排列设置成F4快捷方式(ctrl+鼠标左键)6 V5 }9 [1 K: T* y
按照模块化、信号流向布局' d( w* R" }: p$ g7 j- R( d+ v
流向顺、交叉少、路径短、隔离、靠近4 G% ]! ]. r( \
通过MS对固定器件定位,抓取中心点shift+e(可以过孔辅助定位)
* W8 ^% v7 H2 b8 ITC:交互布局快速定位元件位置! c; o5 E* X$ h: }. y& L
布局元件时快速找到对应位置方法:鼠标左键点击器件相应的位置会高亮
2 V' B: \1 g% O. C( B
* S  I8 R+ |8 k; t$ W
( e9 n4 g  e% @: c8 T6 D+ t$ Y& M; t/ W

- Q% U8 S+ {; B0 z" d8 m1 f$ v; s+ P0 \3 G! X$ ]
$ P9 E1 Y  ]5 s7 F: Q2 F
( }" [4 A$ y, C) U! x
16层叠设置设计-层叠管理器 正片层:signal 负片层:plane   保存:ctrl+s" g( X' x" d6 O3 N1 [
负片层电源内缩:1mm  (pullback distance)* Z% M( Q& e1 m) P" J
负片层地层内缩:0.5mm5 w; a) [6 k, C( H
层叠规划:要看走线最密集的地方飞线数量和BGA深度来定
( Q3 O9 Y) z  f1:元件面为完整的地平面
. V( Q/ p5 G, l$ C' L1 h, ?2:无相邻平行布线
: Y8 ]5 R, z9 X2 O3:所有信号层尽可能与地平面相邻
$ A* O' a' P. ]2 Y6 h  J% }  i4:关键信号与地平面相邻
, a8 X' p4 B4 o! Z& [/ k9 e/ E阻抗:单端50欧姆  差分100欧姆   USB90欧姆
+ r% l! o0 d7 N: ^/ \4 f6 U+ @6 z影响阻抗的因素:介质厚度、介电常数、铜厚、线宽、线距5 l, r, t' _* Z4 P& ~
介质厚度、线距越大阻抗越大;
/ f- b; B: c' U9 r) z& n& Y- S; K* s介电常数、铜厚、线宽、阻焊厚度越大阻抗越小) P% f( z. P1 M+ y  j  [. Y3 m

* r8 T) x# _& |: L( _
17规则设置设计-规则
* C# }( G+ Z& |# r$ Q线距规则:electrical--clearance--最小间距:6/6 5/5 4/4
6 V2 k* ^2 N1 r" U$ Y线宽规则:routing---width---最大1mm  50MIL; b8 V5 N$ v2 F" b% S8 O
过孔规则:routing---routing vias---  12/20 只设定一个规格的过孔4 Q, Y, n% D/ Y
差分规则:routing---diffpairs---routing: J  [! y( c; g% J3 L( {; d+ B( m
阻焊规则:mask---solder mask expansion---外扩2.5mil( y& _: K- Y, z3 L* `( k
铺铜规则:
- e$ O5 t1 K0 N4 kplane---power plane connect styls--设置内层过孔连接方式
4 B, s! j+ S7 oplane---power plane clearance反焊盘设置8mil, N0 s( e9 E8 F' N3 s- }
plane---polygon connect顶层底层铺铜设置---高级---过孔全连接% X( E% S/ `3 S6 }) t$ p8 @( b
机械加工规则:manufacturing---holetohole clearance---孔到孔距:0
' `: r/ u0 x7 q4 k/ y助焊规则:manufacturing---minimum solder mask sliver  07 t0 m2 k% y& ^. B; f( [
绿油到丝印规则:manufactuing---silk to solder mask clearance  0
  Z& \2 p2 i% X/ j丝印规则:manufactuing---silk to silk clearance   0
6 B* ~3 B9 k' F6 `( M' G; E. `% `元件摆放规则:placement--component clearance  0
18类设置设计-类;添加自己需要的网络,在panels中选择PCB选择自己喜欢的颜色
* R; V3 _; F$ X颜色开关:F5
19布线外层1A=20mil线宽
, I! n/ W- |( B$ P' u( Z4 r- }内层1A=40mil线宽# \/ u. g5 o. H, ^- t* l; |/ |
过孔0.5MM=1A电流
- j0 @9 W- s& C8 k2 x9 @% G4 L( u铺铜可以用填充方式更快捷2 t5 S& V2 |. i# b
放置原点:EOS
$ P% c- b5 T3 G$ P- h扇孔:UFO
, E/ |6 i6 S" _& a放置-走线% J  H/ K* R" w! D# I4 O; Z+ b1 M& H
USB差分信号:90欧姆(USB是90其他都是100欧姆)
$ {7 I( b" o1 J" gHDMI差分信号:100欧姆. K' l2 p9 j# v1 T1 g
差分信号走线:先建立类  设计-类选择差分信号新建;在PANELS中选择PCB选择差分信号项,选择2个信号线设置规则,开始走线
4 Y1 R6 O% v9 i* U  m# t差分信号:100欧姆阻抗2 P$ T0 _* N1 b8 I8 {& X  z, e8 E
多跟走线:UM
% O: U2 R! i/ ]7 M4 Y等长布线:先设置等长误差设计-规则-High speed-matched lengths- 选择相应的网络设置好误差值一般为5MIL,差分信号为5MIL
6 {# O* H3 V5 [5 _! H! H3 T7 MIgnore obstacles:    忽略障碍走线
0 ]7 _3 b& p) O  j0 _7 ]/ f% N1 Rwalkaround obstacles:遇到障碍绕行- a- N9 T- k" B) {. o
Push obstacles:      遇到障碍推挤1 e9 L9 s5 T& d
HugNpush bostacles: 遇到障碍停止
" |5 h) x: F  C3 O1 o& ]; W4 d
20铺铜放置-铺铜  
4 n, f9 G( h+ o& [: n% \选好区域后-hatched 线宽5格点4-pour over all same net objects  移除死铜 remove dead copper
21位号位置调整只显示TEXTS项,依次移动,位号不要在焊盘和过孔上;
" E% l" ~) a+ \5 c位号大小:5/24MIL(最小)  5/30MIL(一般)  
22DRC检查工具-设计规则检查;只检查电气规则;等号报错清楚TM# O& ~" V7 T* X  @/ v  F
Clearance:间距
9 d$ I/ {. q9 A6 Gcreepage distance:爬电距离
" R$ J- L: P- U" r" I4 u. Wmodified polygon:没有重新铺铜) P% }% ?0 }7 X
short-circuit:短路
( D& D/ ~2 \. s! H& d3 v7 G4 Xun-connected pin:未连接管脚
  l7 [9 Y1 P: X) t9 Z; _un-routed net:未连接的网络
23LOGO放置放置-Graphics
24 Gerber文件文件-制造输出-gerber files* h8 Y, j3 _$ P& X3 V
单位:英寸  格式:2:4
) T5 d$ r8 k4 J7 _只选在用的层;勾选机械1层;勾选包括未连接的中间层焊盘. L, k% z& s4 c4 O- s
钻孔图层打勾,镜像不打勾;胶片规则里面加零;其他默认
  b, Y, v+ R2 a
25钻孔文件文件-制造输出-NC Drill Files  单位:英寸  格式:2:4 其他默认
26IPC-D-356网表文件-制造输出-Test point report
27器件坐标文件文件-装配输出-Generates pick and place file
28生产装配文件文件-智能PDF;删掉不用得,通过insert prontout定义需要的
29拼板方法文件-新的-PCB-放置-拼板阵列. N3 A( k: Y; E6 y" C! t7 D- v
拼板最大尺寸:双层板:48*32CM  4层板:35*32CM
30常用规则导出和导入导出:文件-规则-右键选择导出规则-全选-保存在制定地方
6 F8 {  d4 V$ ?9 P( b) M4 J导入:文件-规则-右键选择导入规则-全选-打开备份规则-确定
31PCB快捷键定义F2:电气线 F3:过孔  F9:从新铺铜 F5:矩形区域排列 Z:设置全局栅格
32实物焊盘尺寸通孔焊盘内径比实物大0.3-0.5MM;贴片焊盘比实物大1MM(特指焊接方向)
33非电气线宽设置0.2MM
343D显示3D图形:L  3D模式:3   3D查看:shift+鼠标左键   3D回正位置:0& l/ e3 c/ |! G& @& o* j$ b& y
3D旋转90度:9          3D旋转45 度:8
35PCB设置原点EOS
36过孔板厚≦1.6mm,用0.2/0.4mm(8/16MIL)
$ w% D2 n4 U$ z# e; Q7 I- T板厚≧1.6mm,用0.3/0.6mm (12/24MIL)
37普通规则线宽和间距铜厚:0.2/0.2mm便宜# @/ l) `4 _: z: x5 D
1oz代表PCB的铜箔厚度约为36um。1oz等于28.3495克2 t0 J/ d4 A7 O7 ^4 n* F8 d8 L
火线与零线安全间距大于等于2.5mm
38间距规则元件边与元件边距离大于等于0.5mm;元件与板边距离大于1mm以上
# K- o$ u8 R7 w- w4 b. ]9 I高压与低压距离:2-3mm
39测试点放在通路上
40开窗的方法在TopSolder或者Bottom Solder层,然后Place->line 直接画一条和原来先粗细一样的线即可了!
41常用快捷键(镜像X/Y)(清除shift+c)- a& x) \& f% D+ ^2 C
(元件顶层和底层切换-拖动状态下+L)(更改线宽shift+w)
2 N, c, O( J% k) D3 `! t(切换单位Q)(特殊粘贴EA)(移动M)(抓取中心shift+e)
8 B$ t9 ~* H" q9 D( o4 ^4 X(线选S)(查找元器件位置JC)(查找页连接符名字ctrl+F)(查找网络JN)
& ?( A( W) W+ B, b: o (显示整个图纸VF)(元件旋转-空格键)(网络高亮方法-ALT+鼠标左键点击网络标号)% U3 j  b8 u3 F7 x4 ~6 U5 s
(Panels打开与关闭:视图-状态栏)(网络飞线关闭打开N)(忽略障碍走线shift+r)4 J8 O" i! K: X: m/ u
(绿色报错和DRC检查等号复位TM)[位号放中间A+P][多根走线间距相等UM(线选)]7 M4 p2 C& ]. [. H: w1 F
[打开系统设置TP][设置栅格大小GG](割铜皮PY)
3 a6 v! q" _( ~7 n7 V: b4 D改变走线角度(弧行线):shift+空格键$ Q2 ~4 e0 o  x5 H
鼠线打开与关闭:N  单层线:shift+S
, R# a4 {$ ]# M3 Z% m$ E' ~5 }更换过孔:shift+V3 ~4 m1 B% T* U$ k% g
检查重复的线:可以按L调透明度实现draft+ b, n) s/ z( z# P4 a
走线:F2  过孔:F3 差分走线:F4 重新铺铜:F95 {7 b2 f+ f" X) [+ q
属性面板:F11(PCB) PCB中找SCH中的位置:TC: ]7 |" m; x5 R7 [
连线中打过孔:shift+ctrl+鼠标滚轮
) i, Q- ~5 S" o* F
42阻抗匹配USB是90其他都是100欧姆1 q! @3 N: ?) N4 T  l
100欧姆差分阻抗主要用于HDMI、LVDS信号
  X- z* Y1 C  H5 _) [90欧姆差分阻抗主要用于USB信号$ _' y5 I! r& r
单端50欧姆阻抗主要用于DDR部分信号3 f( C8 k# E$ I' C- L: X8 k/ y( s
单端75欧姆阻抗主要用于模拟视频输入输出,在线路设计上都有一颗75欧姆的电阻对地电阻进行了匹配,所以在PCB layout中不需要再进行阻抗匹配设计,但需要注意线路中的75欧姆接地电阻应靠近端子引脚放置。
3 E( `$ d" q1 p8 W9 UUSB:90Ω、HUB:90Ω、HDMI:100Ω、EDP:100Ω、LVDS:100Ω( d+ _* r/ m4 O6 o1 Z
差分对时序要求:正负5MIL* ?, _, }' q( k4 i6 n9 d! [
数据信号时序要求:正负5MIL
43单端(线)阻抗指单根信号线测得的阻抗
44差分(动)阻抗指差分驱动时在两条等宽等间距的传输线中测试到的阻抗。
45共面阻抗指信号线在其周围GND/VCC(信号线到其两侧GND/VCC间距相等)之间传输时所测试到的阻抗。
46文件名不可过长因为出Gerber文件出不来,或者出的不正确
47文件名不可用中文因为填充功能会失效
48挖槽后恢复方法Multi-layer层选中要删除的槽孔,按Deleta键即可
49挖槽后槽孔不显示选择Multi-layer层,kind项选择 polyon cutout或者board cutout都可以
50PCB板厚0.8mm、1.0mm、1.2mm、1.6mm、2.0mm、2.5mm、3.0mm、3.5mm
51尺寸小于 50mm X 50mm 的 PCB 应进行拼板一般原则:当 PCB 单元板的尺寸<50mm x 50mm 时,必须做拼板;9 m' F8 P/ w+ l7 [
当拼板需要做 V-CUT 时,拼板的 PCB 板厚应小于 3.5mm
52 PCB 的孔径的公差该为+.0.1mm
53一次侧交流部分:保险丝前 L—N≥2.5mm,L.N PE(大地)≥2.5mm;一次侧交流对直流部分≥2.0mm;一次侧直流地对大地≥2.5mm;一次侧部分对二次侧部分≥4.0mm,二次侧部分之电隙间隙≥0.5mm; 二次侧地对大地≥1.0mm
54线厚度PCB铜厚一般分为1OZ(35um)、2OZ(70um)、3OZ(105um),像开关电源走大电流的就2OZ、一般信号的1OZ就够了。
55ESD静电释放
56EMI电磁干扰
57emc电磁兼容

8 \( y& O3 F6 }, k2 a' s6 E. b$ H
回复

使用道具 举报

发表回复

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则


联系客服 关注微信 下载APP 返回顶部 返回列表