四层达芬奇开发板

62d93a4ddd8a3

部分元件的引脚报间距错误，未做处理（考虑是软件bug）。
郑老师，细节方面多帮我看看，有一段时间没画板，好多都忘了。

凡亿刘老师

铜皮铺铜尽量不要直角以及锐角：



其他地方自己检查优化。

注意这个反馈信号的过孔需要打在最后一个输出电容的管脚后面：



芯片旁边的晶振以及滤波电容是否可以向上移动留出空间给模拟信号，进行一字型布局以及走线：


变压器每层都要挖空的：

GND跟电源平面没有挖掉。

变压器上除了差分信号其他的加粗20MIL走线宽度：



注意不同地之间尽量满足2MM间距：


注意485走线要么就走加粗走类差分，或者是直接控制100OM差分阻抗：


等长线的GAP尽量大于等于3W长度：

避免等长线之间的串扰。

注意地址数据等长线等满足3W间距原则：


差分对内等长误差为5MIL：







DRC检查存在大量间距报错以及短路：