谢邦4层达芬奇板pcb设计

xieBang

4层达芬奇板
        原理图分析
                按模块分析功能，及布线要求
                        储存模块
                                SDRAM
                                        线路分组
                                                数据+数据演码
                                                        高频+数据演码、低频+数据演码
                                                电源+地
                                                控制+地址+时钟+时钟使能+片选+读写+列选+行选+ban选
                                        布局原则
                                                有排电阻（与bank距离800-1000）
                                                无排阻600-800
                                                有空间时对称放置，无空间时顶底对贴
                                        布线原则
                                                高频（h8-h15）+数据演码2、低频（H0-H7）+数据演码1、分别等长+-50mil。线距满足3w
                                                时钟与地址（控制）与数据间间距20mil至少3w。地址控制时钟等长+-100
                                        拓扑结构
                                                菊花链（能更好达到信号完整性，串阻放在最后）
                                                T型结构（串阻放在T型附件）
                                FLASH
                        CPLD
                        网口
                                禁电器件靠近网口
                                变压器和PHY尽量靠近网口
                                变压器接线除了差分要加粗到20mil，变压器下挖空不走线
                                壳地与地间尽量分离1mm以上
                                LED加粗到10mil以上
                        video
                                模拟接口走线尽量满足一字型l型加粗8-12主干道立体包体
                                电源不要走到座子下面
                        特殊元器件
                                晶体类差分走线立体包地，下面不走线
        布局
                按模块飞线顺序及密度摆放规划每一个大模块摆放区域
                        在规划区域内摆放主要器件
                电源按照规划区域与供电顺序摆放器件按输入输出 电容先大后小
                特殊器件
                        晶体π型摆放
                        上拉电阻、下拉电阻、滤波电容靠近管脚，电源打孔先过电容再进入管脚
                        模拟电路尽量走一字型或l型
                        器件间距尽量在20mil以上
                        bga电容均匀分布在四周
        布线
                先走重要走线储存模块bga先出线再调顺序
                晶体走类差分包地、模拟加粗包地（地线打孔加粗到15-30）
                包地内缩，电源较地内缩20mil
                禁布区尽量距板边1mm开始布线
        生产资料
                ASM
                        贴片厂 装配图  坐标图
                BOM
                        采购 材料清单
                CAM
                DOC
                DXF
                PRJ

凡亿刘老师

相同网络的并未连接，看下铜皮属性设置下：


设置第二项再重新管下铜：


注意焊盘出线要从两长边拉出：


反馈信号10-12MIL即可：


模拟信号需要加粗线宽走线：


8-12MIL.

变压器是所有层都要挖空：


不同地之间至少满足2MM及间距：


晶振以及滤波电容需要就近管脚放置：


VGA的也是需要加粗走线：


注意485信号要么加粗走类差分，要不控制100OM差分：


还存在短路以及等长报错：