|
[size=15.828pt]USB3.0和type-c[size=15.828pt]接口布局布线要求:
[size=15.828pt] ESD[size=15.828pt]、共模电感器件靠近[size=15.828pt]USB[size=15.828pt]接口,和USB[size=15.828pt]留有[size=15.828pt]1.5mm[size=15.828pt]的间距,[size=15.828pt]走差分线时[size=15.828pt]尽可能的减少在[size=15.828pt]USB[size=15.828pt]信号线上的过孔,[size=15.828pt]差分线[size=15.828pt]要确保[size=15.828pt]90[size=15.828pt]欧姆的差分阻抗。差分对间信号之间采用紧耦合[size=15.828pt]模式,即走线之间的间距小于走线的宽[size=15.828pt],[size=15.828pt]差分尽可能的将高速信号走在同一层里。保证走线的[size=15.828pt]返回路径有一个完整的无分割的镜像平面。避免[size=15.828pt]跨分割。
[size=15.828pt]本次作业如下:
|
|