谢邦 4片DDR模块pcb设计（修改）

xieBang

凡亿刘老师

注意电源铺铜不要有尖角：



看下自己的网络分类，不需要的进行删除：


差分线注意连接好，中心跟中心连接：


注意地址控制时钟内的差分对内等长规范：



地址控制时钟等长组内注意等长线满足3W间距：


差分没连接完全 ：


低八位数据差分线内误差报错：

差分线误差5MIL。

注意等长间距保证3W：