李佳梁-第23次作业-4XDDR3

Aaron.eth

1.遵循DDR4的布局规则，区分正反贴或单面贴
2.DDR到CPU的距离控制600-800mil
3.差分阻抗单50，差分100

4.规划好数据线，满足同组同层
5.信号线间距满足3W原则，数据，地址，时钟间距最少20mil
6.数据线等长，组内等长需满足+-25mil，且最大长度不超过2500
7.地址线控制在+-100
辛苦老师审核！