谢邦 SDRAM模块pcb设计

xieBang

凡亿刘老师

1片SDRM：

并未完成布局以及布线设计，看下是否是提交错文件了：


2片SDRAM：
地址控制时钟组跟数据线组同层可以中间用GND走线隔开：

等长可以注意下咬合等长，尽量节省空间并且美观：

BGA管脚内的电源管脚可以打孔跟内层电源平面连接：

电源层分割下就可以了。