陈安-DDR 4片模块作业

陈安

请老师检查

凡亿刘老师

注意差分对内等长的规范，gap大于等于3w:




地址控制时钟组内等长间距也需要保证3W间距：


注意第八位数据线对内等长存在误差报错：


注意差分存在空间可以耦合拉入过孔尽量保证：


数据线等长报错：