张娟娟---4层DM642达芬奇开发板PCB设计作业

629d81b814a37

4层DM642达芬奇开发板pcb设计作业

凡亿刘老师

注意铜皮尖角优化：

电感内部的当前建议可以将铜皮挖了：

走线跟焊盘注意保持间距：

相同网络的过孔跟铜皮没有连接，铜皮属性设置第二项然后再重新铺铜下：

机壳地与电路地之间隔离至少1MM：

变压器内部是挖空的，建议打孔在底层走线：

晶振底部净空处理：

485可以加粗走线走类差分：

地址线等长间距太小，没有保证3W间距：

间距都比较小需要调整下：


数据线等长还误差报错：

差分对内等长误差在5MIL：