谢洪波-2片DDR3模块PCB作业

bob谢

这次布局和布线都是比较复杂，花了一周时间看完视屏，才开始动手制作，中间在BGA出线上问题比较多，反复尝试，最终完成，请老师审核。

凡亿刘老师

注意电感当前层内部挖空：


等长线的GAP尽量大于等于3W：

注意时钟差分拉耦合：

其他的没什么问题了。