|
作者:一博科技6 A, V; g r& S& S! x
; g( Z' q0 `# J& I+ G6 y4 [
前面高速先生团队已经讲解过众多的DDR3理论和仿真知识,下面就开始谈谈我们LATOUT攻城狮对DDR3设计那些事情了,那么布局自然是首当其冲了。
0 }; Z( W& U- z8 L5 g, S2 D0 L' F
对于DDR3的布局我们首先需要确认芯片是否支持FLY-BY走线拓扑结构,来确定我们是使用T拓扑结构还是FLY-BY拓扑结构.。- U/ ? w/ Q* _" `: X4 I/ U9 @
+ M5 G6 \1 H. A8 L8 Y2 ]
常规我们DDR3的布局满足以下基本设计要求即可:
( W. g6 k" {" V2 T. {6 O
/ s l9 G+ a7 \; R; f" Z" P1.考虑BGA可维修性:BGA周边器件5MM禁布,最小3MM。 7 m( t( [1 ^* \) F
2.DFM 可靠性:按照相关的工艺要求,布局时器件与器件间满足DFM的间距要求;且考虑元件摆放的美观性。* v' Q8 j% s/ B# K% G' ]! ~3 G
3.绝对等长是否满足要求,相对长度是否容易实现:布局时需要确认长度限制,及时序要求,留有足够的绕等长空间。4 o6 q! R2 `8 Q4 U1 T V, W
4.滤波电容、上拉电阻的位置等:滤波电容靠近各个PIN放置,储能电容均匀放置在芯片周边(在电源平面路径上);上拉电阻按要求放置(布线长度小于500mil)。 " c8 n6 B: ?4 ~: E/ N& C
注意:如有提供DEMO板或是芯片手册,请按照DEMO板或是芯片手册的要求来做。7 Q+ t0 V3 D9 h# k; J
1 q! l- v& ]: S* r1.滤波电容的布局要求
9 v8 \6 y" X2 L& D ( @$ U! f7 j6 ]3 D0 M( f1 v8 j
电源设计是pcb设计的核心部分,电源是否稳定,纹波是否达到要求,都关系到CPU系统是否能正常工作。滤波电容的布局是电源的重要部分,遵循以下原则:
: ]9 L- s+ I* H0 E; ]$ u) R) g2 Q+ M p
CPU端和DDR3颗粒端,每个引脚对应一个滤波电容,滤波电容尽可能靠近引脚放置。- X- c: A% I. z- `2 G6 @) z: R
线短而粗,回路尽量短;CPU和颗粒周边均匀摆放一些储能电容,DDR3颗粒每片至少有一个储能电容。 " M; u; X4 j% P1 g" o# ^$ h3 ~* s
+ {7 d( W/ q( @' F7 n& h( ]2 q4 E
图1:VDD电容的布局(DDR颗粒单面放) 8 E1 [8 G5 W9 p+ [+ a4 ^
9 k3 M- P0 @; I {+ ]' r
如图2所示:VDD电容的布局(DDR颗粒正反贴) 2 k2 ?5 D0 C6 D% y3 Z5 n
DDR 正反贴的情况,电容离BGA 1MM,就近打孔;如可以跟PIN就近连接就连接在一起。
- e, i! j6 _1 C5 N3 [# y2 [1 t4 G% y" s2 m
2.VREF电路布局 4 B1 s2 Y7 j- N2 Z1 P4 S
在DDR3中,VREF分成两部分:
3 _& }% X: H% P7 q% ^% r
* p2 y- A. f. Y& t; t# j一个是为命令与地址信号服务的VREFCA;另一个是为数据总线服务的VREFDQ。
# \* {% m) p" ]2 h; H在布局时,VREFCA、VREFDQ的滤波电容及分压电阻要分别靠近芯片的电源引脚,如图3所示。 : M9 o7 T6 b! F# ]6 B' q
; D& O2 @: y8 n+ i1 C1 k' \
. [! Y3 J) L% \4 l6 s
图3:VREF电路布局
$ I$ s2 t- V8 R* h
/ B4 ^& }! O8 p& U, D3.匹配电阻的布局
+ q" s; p, R% y1 I* u/ |$ r: K
7 Y0 x/ q5 t0 C* N) |8 B6 |" \: f为了提高信号质量,地址、控制信号一般要求在源端或终端增加匹配电阻;数据可以通过调节ODT 来实现,所以一般建议不用加电阻。
3 B6 U' Y+ ~( a5 g$ q. i @4 i' _
+ L% k5 ]& l0 A布局时要注意电阻的摆放,到电阻端的走线长度对信号质量有影响。
, g$ S& E2 O) y( H7 ]
- p& Q# ^' y9 G( q/ R布局原则如下:
8 c& W! [3 ^) C6 M) d) y3 u
* Q! {- q6 I) d1 ^( y9 |对于源端匹配电阻靠近CPU(驱动)放,而对于并联端接则靠近负载端(FLy-BY靠近最后一个DDR3颗粒的位置放置而T拓扑结构是靠近最大T点放置)$ ^# [) K' y& @( i9 U
( ]5 g$ O8 h7 H2 M# W1 r+ p下图是源端匹配电阻布局示意图;
2 K( U' r, x/ |, ]% X& g; @. W$ P7 g/ r5 x6 }
9 j" [0 ]3 s* l; z- ~图4:源端匹配电阻 ; q. X6 J) _! s/ T* d7 [
& D3 [* X+ x- g# ?/ p3 i图4:并联端接
0 E0 m4 v7 X3 g9 s$ C
+ K, R4 T5 w7 {! I( k- [& w而对于终端VTT上拉电阻要放置在相应网络的末端,即靠近最后一个DDR3颗粒的位置放置(T拓扑结构是靠近最大T点放置);注意VTT上拉电阻到DDR3颗粒的走线越短越好;走线长度小于500mil;每个VTT上拉电阻对应放置一个VTT的滤波电容(最多两个电阻共用一个电容);VTT电源一般直接在元件面同层铺铜来完成连接,所以放置滤波电容时需要兼顾两方面,一方面要保证有一定的电源通道,另一方面滤波电容不能离上拉电阻太远,以免影响滤波效果。 0 y" [9 n! \; z8 u( [/ |
1 a( v' Y" ?$ T* ^$ S: k' }2 p
, y [1 f* B( @7 S! H图5:VTT滤波电容
1 s; U2 \$ w+ @" }9 S" e' k/ m9 N; ~+ v) x% \
DDR3的布局基本没有什么难点,只是要注意诸多细节之处,相信大家都已经学会。0 @( g) L* ]) ?6 H+ m1 m
- f3 N1 p6 f4 Y
3 T$ _) n9 l% C
|
|