DDR信号完整性分析测试

eeicciee

华为网盘附件：
* w! p  n$ p$ U% D% w/ u【华为网盘】 DDR信号完整性分析测试
(4.56M)
在此共享DDR信号完整性分析测试方法，大家多讨论。
第一：我们一般看信号质量好不好，也就是眼图漂不漂亮。（影响因素主要有：阻抗匹配问题、串扰问题、回流路径还有IBIS模型本身的寄生参数等等……请大家补充）
+ \9 d" f. F6 H3 v! ~6 J第二：我们一般还看信号的时序好不好，考虑并行总线要考虑时序的建立时间和保持时间和相对应的裕量。（影响因素主要有：PCB板走线是否等长、封装基板走线是否等长、IBIS寄生参数还有各种特定、随机抖动等等……请大家补充）
; {' }8 W# ~/ y# n  m5 }: ]…………
………………

jeny

楼主用什么软件仿真呢？

eeicciee

jeny 发表于 2013-8-1 00:01
: P% [' ~2 q1 y3 ^- h6 ~  \) W+ x. p楼主用什么软件仿真呢？

' O% ]7 t( O9 M( J- R5 |呀，特邀版主呀。我用Ansoft（Siwave、Designer、HFSS）和Sigrity

jeny

楼主应该是高手了  

loonger

支持谢谢楼主的分享

步步经心

前来围观，LZ好样的！

Hot

谢谢楼主的辛苦分享

山居笔记

很不错的哦，支持，加油

Designer

谢谢楼主的辛苦分享

pcbxianluban

这个不错，谢谢共享